参数资料
| 型号： | ATTINY2313-20SU |
| 厂商： | Atmel |
| 文件页数： | 89/225页 |
| 文件大小： | 0K |
| 描述： | IC MCU AVR 2K FLASH 20SOIC |
| 产品培训模块： | MCU Product Line Introduction tinyAVR Introduction |
| 标准包装： | 37 |
| 系列： | AVR® ATtiny |
| 核心处理器： | AVR |
| 芯体尺寸： | 8-位 |
| 速度： | 20MHz |
| 连通性： | SPI，UART/USART |
| 外围设备： | 欠压检测/复位，POR，PWM，WDT |
| 输入/输出数： | 18 |
| 程序存储器容量： | 2KB（1K x 16） |
| 程序存储器类型： | 闪存 |
| EEPROM 大小： | 128 x 8 |
| RAM 容量： | 128 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 2.7 V ~ 5.5 V |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 20-SOIC（0.295"，7.50mm 宽） |
| 包装： | 管件 |
| 产品目录页面： | 612 (CN2011-ZH PDF) |
| 配用： | ATSTK600-DIP40-ND - STK600 SOCKET/ADAPTER 40-PDIP ATAVRDRAGON-ND - KIT DRAGON FLASH MEM AVR ATAVRISP2-ND - PROGRAMMER AVR IN SYSTEM ATJTAGICE2-ND - AVR ON-CHIP D-BUG SYSTEM |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页
2009 Microchip Technology Inc.
DS41341E-page 179
PIC16F72X/PIC16LF72X
17.2.4
ADDRESSING
Once the SSP module has been enabled, it waits for a
Start condition to occur. Following the Start condition,
the 8 bits are shifted into the SSPSR register. All
incoming bits are sampled with the rising edge of the
clock line (SCL).
17.2.4.1
7-bit Addressing
In 7-bit Addressing mode (Figure 17-10), the value of
register SSPSR<7:1> is compared to the value of reg-
ister SSPADD<7:1>. The address is compared on the
falling edge of the eighth clock (SCL) pulse. If the
addresses match, and the BF and SSPOV bits are
clear, the following events occur:
The SSPSR register value is loaded into the
SSPBUF register.
The BF bit is set.
An ACK pulse is generated.
SSP interrupt flag bit, SSPIF of the PIR1 register,
is set (interrupt is generated if enabled) on the
falling edge of the ninth SCL pulse.
17.2.4.2
10-bit Addressing
In 10-bit Address mode, two address bytes need to be
received by the slave (Figure 17-11). The five Most Sig-
nificant bits (MSbs) of the first address byte specify if it
is a 10-bit address. The R/W bit of the SSPSTAT regis-
ter must specify a write so the slave device will receive
the second address byte. For a 10-bit address, the first
byte would equal ‘1111 0 A9 A8 0’, where A9 and
A8 are the two MSbs of the address.
The sequence of events for 10-bit address is as follows
for reception:
1.
Load SSPADD register with high byte of address.
2.
Receive first (high) byte of address (bits SSPIF,
BF and UA of the SSPSTAT register are set).
3.
Read the SSPBUF register (clears bit BF).
4.
Clear the SSPIF flag bit.
5.
Update the SSPADD register with second (low)
byte of address (clears UA bit and releases the
SCL line).
6.
Receive low byte of address (bits SSPIF, BF and
UA are set).
7.
Update the SSPADD register with the high byte
of address. If match releases SCL line, this will
clear bit UA.
8.
Read the SSPBUF register (clears bit BF).
9.
Clear flag bit SSPIF.
If data is requested by the master, once the slave has
been addressed:
1.
Receive repeated Start condition.
2.
Receive repeat of high byte address with
R/W = 1, indicating a read.
3.
BF bit is set and the CKP bit is cleared, stopping
SCL and indicating a read request.
4.
SSPBUF is written, setting BF, with the data to
send to the master device.
5.
CKP is set in software, releasing the SCL line.
17.2.4.3
Address Masking
The Address Masking register (SSPMSK) is only
accessible while the SSPM bits of the SSPCON
register are set to ‘1001’. In this register, the user can
select which bits of a received address the hardware
will compare when determining an address match. Any
bit that is set to a zero in the SSPMSK register, the
corresponding bit in the received address byte and
SSPADD register are ignored when determining an
address match. By default, the register is set to all
ones, requiring a complete match of a 7-bit address or
the lower eight bits of a 10-bit address.
相关PDF资料 |
PDF描述 |
|---|---|
| 70295-002 | GUIDE PIN |
| ATTINY24-20PU | IC MCU AVR 2K FLASH 20MHZ 14-DIP |
| ATTINY24V-10PU | IC MCU AVR 2K FLASH 10MHZ 14-DIP |
| ATTINY13-20SSQ | MCU AVR 1KB FLASH 20MHZ 8SOIC GW |
| ATTINY13-20SQ | MCU AVR 1KB FLASH 20MHZ 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATTINY2313-20SU SL383 | 制造商:Atmel Corporation 功能描述:MCU 8-Bit ATtiny AVR RISC 2KB Flash 3.3V/5V 20-Pin SOIC W T/R |
| ATTINY2313-20SU SL514 | 制造商:Atmel Corporation 功能描述: |
| ATTINY2313-20SUR | 功能描述:8位微控制器 -MCU AVR 2KB FLSH 128B EE 128B SRAM 1UART 20P RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATTINY2313-20SUR SL514 | 制造商:Atmel Corporation 功能描述: |
| ATTINY2313A | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:8-bit Microcontroller with 2/4K Bytes In-System Programmable Flash |
发布紧急采购，3分钟左右您将得到回复。