参数资料
| 型号： | ATTINY84A-CCU |
| 厂商： | Atmel |
| 文件页数： | 131/135页 |
| 文件大小： | 0K |
| 描述： | IC MCU 8BIT 8K FLASH 15UFBGA |
| 标准包装： | 490 |
| 系列： | AVR® ATtiny |
| 核心处理器： | AVR |
| 芯体尺寸： | 8-位 |
| 速度： | 20MHz |
| 连通性： | USI |
| 外围设备： | 欠压检测/复位，POR，PWM，温度传感器，WDT |
| 输入/输出数： | 12 |
| 程序存储器容量： | 8KB（4K x 16） |
| 程序存储器类型： | 闪存 |
| EEPROM 大小： | 512 x 8 |
| RAM 容量： | 512 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 1.8 V ~ 5.5 V |
| 数据转换器： | A/D 8x10b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 15-UFBGA |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页当前第131页第132页第133页第134页第135页
95
32015G–AVR32–09/09
AT32AP7001
Figure 11-2. PLL with control logic and filters
11.5.3.1
Enabling the PLL
PLLn is enabled by writing the PLLEN bit in the PLLn register. PLLOSC selects Oscillator 0 or 1
as clock source. The PLLDIV and PLLMUL bitfields must be written with the division and multipli-
cation factor, respectively, creating the PLL frequency:
f
PLL = (PLLMUL+1) / (PLLDIV+1) fOSC
The LOCKn flag in ISR is set when PLLn becomes locked. The bit will stay high until cleared by
writing 1 to ICR:LOCKn. The Power Manager interrupt can be triggered by writing IER:LOCKn to
1.
Note that the input frequency for the PLL must be within the range inidicated in the Electrical
Characteristics chapter. The input frequency for the PLL relates to the oscillator frequency and
PLLDIV setting as follows:
f
PLLIN = 2 fOSC / (PLLDIV+1)
PLL
Output
Divider
Input
Divider
LFT
0
1
Osc0 clock
Osc1 clock
PLLOSC
PLLEN
PLLOPT
PLLMUL
PLLDIV
Lock
Suppression
PLLCOUNT
LOCK
Mask
PLL clock
C1
R1
C2
相关PDF资料 |
PDF描述 |
|---|---|
| 008016038217751V | CABLE CLAMP W/STRAIN RELIEF #38 |
| 308237981000100 | COVER ASSMBLY FOR DIN CONN |
| 308237951000100 | COVER ASSMBLY FOR DIN CONN |
| 308237981000300 | COVER ASSMBLY FOR DIN CONN |
| 308237951001100 | COVER ASSMBLY FOR DIN CONN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATTINY84A-CCUR | 功能描述:8位微控制器 -MCU 20MHz Ind. Grade RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATTINY84A-MF | 制造商:Atmel Corporation 功能描述:IC MCU 8BIT 8KB FLASH 20QFN 制造商:Atmel Corporation 功能描述:AVR, 8K FLASH 2K SRAM, 1KB EEPROM - 16MHz, 4x4 WQFN, High Grade +125C, Green |
| ATTINY84A-MFR | 制造商:Atmel Corporation 功能描述:16MHZ,4X4WQFN,HIGH GRADE +125C,GREEN,T&R - Tape and Reel 制造商:Atmel Corporation 功能描述:IC MCU 8BIT 8KB FLASH 20QFN 制造商:Atmel Corporation 功能描述:AVR, 8K FLASH 2K SRAM, 1KB EEPROM - 16MHz,4x4WQFN,High Grade +125C,Green,T&R |
| ATTINY84A-MMH | 功能描述:8位微控制器 -MCU 20MHz Ind. Grade RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATTINY84A-MMHR | 功能描述:8位微控制器 -MCU 20MHz Ind Grade RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。