参数资料
| 型号： | CP82C84A |
| 厂商： | Intersil |
| 文件页数： | 9/11页 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN 5V 25MHZ 18-DIP |
| 标准包装： | 400 |
| 类型： | 时钟发生器，时钟同步器，扇出配送 |
| PLL： | 无 |
| 输入： | TTL |
| 输出： | TTL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:3 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 25MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 4.5 V ~ 5.5 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 通孔 |
| 封装/外壳： | 18-DIP（0.300"，7.62mm） |
| 供应商设备封装： | 18-PDIP |
| 包装： | 管件 |
7
FN2974.3
December 6, 2005
AC Electrical Specifications VCC = +5V± 10%,
TA = 0
oC to +70oC (C82C84A),
TA = -40
oC to +85oC (I82C84A),
TA = -55
oC to +125oC (M82C84A)
SYMBOL
PARAMETER
LIMITS
UNITS
(NOTE 1)
TEST
CONDITIONS
MIN
MAX
TIMING REQUIREMENTS
(1)
TEHEL
External Frequency HIGH Time
13
-
ns
90%-90% VIN
(2)
TELEH
External Frequency LOW Time
13
-
ns
10%-10% VIN
(3)
TELEL
EFI Period
36
-
ns
XTAL Frequency
2.4
25
MHz
Note 2
(4)
TR2VCL
RDY1, RDY2 Active Setup to CLK
35
-
ns
ASYNC = HIGH
(5)
TR1VCH
RDY1, RDY2 Active Setup to CLK
35
-
ns
ASYNC = LOW
(6)
TR1VCL
RDY1, RDY2 Inactive Setup to CLK
35
-
ns
(7)
TCLR1X
RDY1, RDY2 Hold to CLK
0
-
ns
(8)
TAYVCL
ASYNC Setup to CLK
50
-
ns
(9)
TCLAYX
ASYNC Hold to CLK
0
-
ns
(10)
TA1VR1V
AEN1, AEN2 Setup to RDY1, RDY2
15
-
ns
(11)
TCLA1X
AEN1, AEN2 Hold to CLK
0
-
ns
(12)
TYHEH
CSYNC Setup to EFI
20
-
ns
(13)
TEHYL
CSYNC Hold to EFI
20
-
ns
(14)
TYHYL
CSYNC Width
2 TELEL
-
ns
(15)
TI1HCL
RES Setup to CLK
65
-
ns
Note 3
(16)
TCLI1H
RES Hold to CLK
20
-
ns
Note 3
TIMING RESPONSES
(17)
TCLCL
CLK Cycle Period
125
-
ns
Note 6
(18)
TCHCL
CLK HIGH Time
(1/3 TCLCL) +2.0
-
ns
Note 6
(19)
TCLCH
CLK LOW Time
(2/3 TCLCL) -15.0
-
ns
Note 6
(20)
(21)
TCH1CH2
TCL2CL1
CLK Rise or Fall Time
-
10
ns
1.0V to 3.0V
(22)
TPHPL
PCLK HIGH Time
TCLCL-20
-
ns
Note 6
(23)
TPLPH
PCLK LOW Time
TCLCL-20
-
ns
Note 6
(24)
TRYLCL
Ready Inactive to CLK (See Note 4)
-8
-
ns
Note 4
(25)
TRYHCH
Ready Active to CLK (See Note 3)
(2/3 TCLCL) -15.0
-
ns
Note 5
(26)
TCLIL
CLK to Reset Delay
-
40
ns
(27)
TCLPH
CLK to PCLK HIGH Delay
-
22
ns
(28)
TCLPL
CLK to PCLK LOW Delay
-
22
ns
(29)
TOLCH
OSC to CLK HIGH Delay
-5
22
ns
(30)
TOLCL
OSC to CLK LOW Delay
2
35
ns
NOTES:
1. Tested as follows: f = 2.4MHz, VIH = 2.6V, VIL = 0.4V, CL = 50pF, VOH ≥ 1.5V, VOL ≤ 1.5V, unless otherwise specified. RES and F/C must switch
between 0.4V and VCC -0.4V. Input rise and fall times driven at 1ns/V. VIL ≤ VIL (max) - 0.4V for CSYNC pin. VCC = 4.5V and 5.5V.
2. Tested using EFI or X1 input pin.
3. Setup and hold necessary only to guarantee recognition at next clock.
4. Applies only to T2 states.
5. Applies only to T3 TW states.
6. Tested with EFI input frequency = 4.2MHz.
82C84A
相关PDF资料 |
PDF描述 |
|---|---|
| VI-J43-MZ-F2 | CONVERTER MOD DC/DC 24V 25W |
| FS7145-02G-XTP | IC CLOCK GEN PLL PROG 16SSOP |
| VE-B1Y-MY-F2 | CONVERTER MOD DC/DC 3.3V 33W |
| GTC02R-28-15S | CONN RCPT 35POS BOX MNT W/SCKT |
| VI-JV0-MZ-F1 | CONVERTER MOD DC/DC 5V 25W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CP82C84AR2489 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CP82C84AS2064 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CP82C84AS2580 | 制造商:Intersil Corporation 功能描述: |
| CP82C84AZ | 功能描述:时钟发生器及支持产品 W/ANNEAL PERIPH CLK GENERATOR 5V 25MHZ RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| CP82C86H | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:CMOS Octal Bus Transceiver |
发布紧急采购，3分钟左右您将得到回复。