- 您现在的位置：买卖IC网 > PDF目录380066 > CS4218 (Cirrus Logic, Inc.) 16-Bit Stereo Audio Codec PDF资料下载
参数资料
| 型号： | CS4218 |
| 厂商： | Cirrus Logic, Inc. |
| 元件分类： | Codec |
| 英文描述： | 16-Bit Stereo Audio Codec |
| 中文描述： | 16位立体声音频编解码器 |
| 文件页数： | 16/44页 |
| 文件大小： | 586K |
| 代理商： | CS4218 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
SCLK must be generated externally. When the
codec is the serial port master, the serial port sig-
nal transitions are controlled with respect to the
internal analog sampling clock to minimize the
amount of digital noise coupled into the analog
section. Since SSYNC and SCLK are externally
derived when the codec slaves to the serial port,
optimum noise management cannot be obtained;
therefore, master modes should be used when-
ever possible. Multiplier sub-modes are identical
to the SM3 modes except the master clock,
CLKIN, is internally multiplied by 16. A
0.47
μ
F capacitor must be tied to the FILT pin
when using the Multiplier sub-modes.
Master Clock Frequency
In SM3-M and SM3-S sub-modes, the master
clock, CLKIN, must be 256
×
Fs
max
. For exam-
ple, given a 48 kHz maximum sample frequency,
the master clock frequency must be
12.288 MHz. In SM3-MM and SM3-MS sub-
modes, CLKIN must be 16xFs
max
. For
example, given a 48 kHz maximum sample fre-
quency, the master clock frequency must be
768 kHz. SCLK and SSYNC must be synchro-
nous to the master clock.
Sub-frame
Word B
Word A
DAC - Left Word
0 0
0
0
0 0
DAC - Right Word
D
D
0 0
M
L
M
L
M
I
I
L
L
L
L
R
R
R
R
L
L
L
L
L
R
R
R
R
R
0
6
0
1
1
2
2
2
2
2
3
2
2
3
5
4
5
5
5
6
6
5
5
3
3
3
3
3
3
4
4
4
4
4
4
4
4
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
2
1
2
2
3
3
5
4
5
5
5
6
6
Figure 11. Serial Data Input Format - SM3, SM5.
6
Word B
Word A
ADC - Left Word
0
ADC - Right Word
D
D
X
M
L
A
L
R
M
L
0 0 0 1 0 0 0 0
0
1
1
2
2
2
2
2
3
2
2
3
5
4
5
5
5
6
6
5
0 0 0 0
0 0 0 0
5
3
3
3
3
3
3
4
4
4
4
4
4
4
4
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
2
1
2
2
3
3
5
4
5
5
5
6
6
E
E
E
E
V
V
V
V
D
Sub-frame
Figure 12. Serial Data Output Format - SM3, SM5.
CS4218
16
DS135F1
相关PDF资料 |
PDF描述 |
|---|---|
| CS4220 | 24-Bit Stereo Audio Codec with 3V Interface |
| CS4220-KS | IC EEPROM SRL 512X8BIT 8DIP |
| CS4221 | 24-Bit Stereo Audio Codec with 3V Interface |
| CS4221-KS | 24-Bit Stereo Audio Codec with 3V Interface |
| CS4222-KS | 20-Bit Stereo Audio Codec with Volume Control |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS4218-KL | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:16-Bit Stereo Audio Codec |
| CS4218-KQ | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:16-Bit Stereo Audio Codec |
| CS4220 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:24-Bit Stereo Audio Codec with 3V Interface |
| CS4220-KS | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:24-Bit Stereo Audio Codec with 3V Interface |
| CS4220-KSR | 制造商:Rochester Electronics LLC 功能描述: 制造商:Cirrus Logic 功能描述: |
发布紧急采购，3分钟左右您将得到回复。