- 您现在的位置：买卖IC网 > PDF目录10965 > CS4955-CQZ (Cirrus Logic Inc)IC VID ENCODER NTSC/PAL 48-TQFP PDF资料下载
参数资料
| 型号： | CS4955-CQZ |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 8/60页 |
| 文件大小： | 0K |
| 描述： | IC VID ENCODER NTSC/PAL 48-TQFP |
| 标准包装： | 250 |
| 类型： | 视频编码器 |
| 电压 - 电源，模拟： | 3.15 V ~ 5.25 V |
| 电压 - 电源，数字： | 3.15 V ~ 5.25 V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-LQFP |
| 供应商设备封装： | 48-TQFP（7x7） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页当前第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
CS4954 CS4955
16
DS278F6
5.2
Video Timing
5.2.1 Slave Mode Input Interface
In Slave ITU R.BT601 (not ITU-R.BT656 input)
Mode, the CS4954/5 receives signals on VSYNC
and HSYNC as inputs. Slave Mode is the default
following RESET and is changed to Master Mode
via a control register bit (CONTROL_0 [4]). The
CS4954/5 is limited to ITU R.BT601 horizontal
and vertical input timing. All clocking in the
CS4954/5 is generated from the CLK pin. In Slave
Mode, the Sync Generator uses externally provided
horizontal and vertical sync signals to synchronize
the internal timing of the CS4954/5. Video data that
is sent to the CS4954/5 must be synchronized to the
horizontal and vertical sync signals. Figure 4 illus-
trates horizontal timing for ITU R.BT601 input in
Slave Mode. Note that the CS4954/5 expects to re-
ceive the first active pixel data on clock cycle 245
(NTSC) when CONTROL_2 Register (0x02) bit
SYNC_DLY = 0. When SYNC_DLY = 1, it expects
the first active pixel data on clock cycle 246 (NTSC).
5.2.2 Master Mode Input Interface
The CS4954/5 defaults to Slave Mode following
RESET high but can be switched into Master Mode
via the MSTR bit in the CONTROL_0 Register
(0x00). In Master Mode, the CS4954/5 uses the
VSYNC, HSYNC and FIELD device pins as out-
puts to schedule the proper external delivery of dig-
ital video into the V [7:0] pins. Figure 5 illustrates
horizontal timing for the CCIR601 input in Master
Mode.
The timing of the HSYNC output is selectable in
the PROG_HS Registers (0x0D, 0x0E). HSYNC
can be delayed by one full line cycle. The timing of
the VSYNC output is also selectable in the
CLK
1706
active pixel
#720
HSYNC (input)
V[7:0]
(SYNC_DLY=0)
1705
1704
1703
1728
1
23
128
129
264
265
266
267
268
1686
1685
1684
1683
1716
1
23
128
129
244
245
246
247
248
Y
Cr
Y
Cb
Y
Cr
Y
horizontal blanking
active pixel
#1
active pixel
#2
NTSC 27MHz Clock Count
PAL 27MHz Clock Count
1702
1682
active pixel
#720
V[7:0]
(SYNC_DLY=1)
Y
Cr
Y
Cb
Y
Cr
horizontal blanking
active pixel
#1
active pixel
#2
Cb
active pixel
#719
Figure 4. ITU R.BT601 Input Slave Mode Horizontal Timing
CLK
1706
active pixel
#720
HSYNC (output)
V[7:0]
1705
1704
1703
1728
1
23
128
129
264
265
266
267
268
1686
1685
1684
1683
1716
1
23
128
129
244
245
246
247
248
Y
Cr
Y
Cb
Y
Cr
Y
horizontal blanking
active pixel
#1
active pixel
#2
NTSC 27MHz Clock Count
PAL 27MHz Clock Count
CB (output)
1702
1682
Figure 5. ITU R.BT601 Input Master Mode Horizontal Timing
相关PDF资料 |
PDF描述 |
|---|---|
| MC68908GR16MFJE | IC MCU 8BIT 16K FLASH 32-LQFP |
| MCF51QE128CLH | IC MCU 32BIT 128K FLASH 64-LQFP |
| MC908KX8VDWE | IC MCU 8K FLASH 4/8MHZ 16-SOICW |
| LF13WBP-11P | CONN PLUG WATERPROOF 11POS MALE |
| MC908LJ12CPBER | IC MCU 12K FLASH 4/8MHZ 64-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS4955-CQZR | 功能描述:视频 IC IC NTSC/PAL Digital Video Encoder RoHS:否 制造商:Fairchild Semiconductor 工作电源电压:5 V 电源电流:80 mA 最大工作温度:+ 85 C 封装 / 箱体:TSSOP-28 封装:Reel |
| CS496102 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:New Audio System Processors are Ideal for Digital Audio Networking Applications |
| CS496102-CQZ | 功能描述:音频 DSP 2x2 CobraNet Audio Network Processor RoHS:否 制造商:Texas Instruments 工作电源电压: 电源电流: 工作温度范围: 安装风格: 封装 / 箱体: 封装:Tube |
| CS496102-CQZ/A1 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:Digital Audio Networking Processor |
| CS496102-CQZR | 功能描述:音频 DSP IC CobraNet Trns/AdNtwrkng Prcsr RoHS:否 制造商:Texas Instruments 工作电源电压: 电源电流: 工作温度范围: 安装风格: 封装 / 箱体: 封装:Tube |
发布紧急采购，3分钟左右您将得到回复。