参数资料
| 型号： | CS5364-CQZR |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 7/42页 |
| 文件大小： | 0K |
| 描述： | IC ADC 4CH 114DB 216KHZ 48-LQFP |
| 标准包装： | 2,000 |
| 位数： | 24 |
| 采样率（每秒）： | 216k |
| 数据接口： | 串行 |
| 转换器数目： | 1 |
| 功率耗散（最大）： | 580mW |
| 电压电源： | 模拟和数字 |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-LQFP |
| 供应商设备封装： | 48-LQFP（7x7） |
| 包装： | 带卷 (TR) |
| 输入数目和类型： | 4 个差分，单极 |
| 配用： | CDB5364-ND - EVALUATION BOARD FOR CS5364 |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页
DS625F4
15
CS5364
SERIAL AUDIO INTERFACE - IS/LJ TIMING
The serial audio port is a three-pin interface consisting of SCLK, LRCK and SDOUT.
Logic "0" = GND = 0 V; Logic "1" = VLS; CL = 20 pF, timing threshold is 50% of VLS.
Notes:
1.
Duty cycle of generated SCLK depends on duty cycle of received MCLK as specified under “System
2.
CLKMODE functionality described in Section 4.6.3
3.
In Slave Mode, the SCLK/LRCK ratio can be set according to preference. However, chip performance
is guaranteed only when using the ratios in Section 4.7 Master and Slave Clock Frequencies on page
Figure 3. IS/LJ Timing
Parameter
Symbol
Min
Typ
Max
Unit
Sample Rates
Single-Speed Mode
Double-Speed Mode
Quad-Speed Mode
-
2
54
108
-
54
108
216
kHz
Master Mode
SCLK Frequency
SCLK Period
1/(64*216 kHz)
SCLK Duty Cycle (Note 1)
(CLKMODE = 0)(Note 2)
(CLKMODE = 1)(Note 2)
-
tPERIOD
tHIGH
64*Fs
72.3
40
28
-
50
33
64*Fs
-
60
38
Hz
ns
%
LRCK setup
before SCLK rising
LRCK hold
after SCLK rising
tSETUP1
tHOLD1
20
--
ns
SDOUT setup
before SCLK rising
SDOUT hold
after SCLK rising (VLS = 1.8 V)
after SCLK rising (VLS = 3.3 V)
after SCLK rising (VLS = 5 V)
tSETUP2
tHOLD2
10
20
10
5
--
ns
Slave Mode
SCLK Frequency (Note 3)
SCLK Period
1/(64*216 kHz)
SCLK Duty Cycle
-
tPERIOD
tHIGH
-
72.3
28
64*Fs
-
65
Hz
ns
%
LRCK setup
before SCLK rising
LRCK hold
after SCLK rising
tSETUP1
tHOLD1
20
--
ns
SDOUT setup
before SCLK rising (VLS = 1.8 V)
before SCLK rising (VLS = 3.3 V)
before SCLK rising (VLS = 5 V)
SDOUT hold
after SCLK rising (VLS = 1.8 V)
after SCLK rising (VLS = 3.3 V)
after SCLK rising (VLS = 5 V)
tSETUP2
tHOLD2
4
10
20
10
5
--
ns
LRCK
SDOUT
SCLK
data
channel
data
t
HOLD2
t
SET UP2
t
HOLD1
t
SET UP1
t
PERIOD
t
HIGH
相关PDF资料 |
PDF描述 |
|---|---|
| CS5366-DQZR | IC ADC 6CH 114DB 216KHZ 48-LQFP |
| CS5368-DQZ | IC ADC 8CH 114DB 216KHZ 48-LQFP |
| CS5381-KSZ | IC ADC AUD 120DB 192KHZ 24-SOIC |
| CS53L21-CNZR | IC ADC STEREO 24BIT 98DB 32-QFN |
| CS5509-ASZR | IC ADC 16BIT SGL SUPP 16-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS5364-DQZ | 功能描述:音频模/数转换器 IC 114dB 192kHz 4-Ch ADC w/TDM Interface RoHS:否 制造商:Wolfson Microelectronics 转换速率: 分辨率: ADC 输入端数量: 工作电源电压: 最大工作温度: 最小工作温度: 安装风格: 封装 / 箱体: 封装: |
| CS5364-DQZR | 功能描述:音频模/数转换器 IC IC 114dB 192kHz 4ch ADC w/TDM Intrfc RoHS:否 制造商:Wolfson Microelectronics 转换速率: 分辨率: ADC 输入端数量: 工作电源电压: 最大工作温度: 最小工作温度: 安装风格: 封装 / 箱体: 封装: |
| CS5366 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:114 dB, 192 kHz, 6-Channel A/D Converter |
| CS5366_08 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:114 dB, 192 kHz, 6-Channel A/D Converter |
| CS5366_09 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:114 dB, 192 kHz, 6-Channel A/D Converter |
发布紧急采购，3分钟左右您将得到回复。