- 您现在的位置：买卖IC网 > PDF目录17034 > CWMPCEVB5200BE (Freescale Semiconductor)BOARD MPC5200B W/256MB PDF资料下载
参数资料
| 型号： | CWMPCEVB5200BE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 15/72页 |
| 文件大小： | 0K |
| 描述： | BOARD MPC5200B W/256MB |
| 标准包装： | 1 |
| 类型： | MPU |
| 适用于相关产品： | MPC5200B |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
MPC5200B Data Sheet, Rev. 4
22
Freescale Semiconductor
Figure 9. PCI CLK Waveform
NOTES:
1. In general, all 66 MHz PCI components must work with any clock frequency up to 66 MHz. CLK requirements vary depending
upon whether the clock frequency is above 33 MHz.
2. Rise and fall times are specified in terms of the edge rate measured in V/ns. This slew rate must be met across the minimum
peak-to-peak portion of the clock waveform as shown in Figure 9.
3. The minimum clock period must not be violated for any single clock cycle, i.e., accounting for all system jitter.
NOTES:
1. See the timing measurement conditions in the PCI Local Bus Specification. It is important that all driven signal transitions drive
to their Voh or Vol level within one Tcyc.
Table 22. PCI CLK Specifications
Sym
Description
66 MHz
33 MHz
Units
Notes
SpecID
Min
Max
Min
Max
tcyc
PCI CLK Cycle Time
15
30
—ns
(1),(3)
A6.1
thigh
PCI CLK High Time
6
—11
—ns
—A6.2
tlow
PCI CLK Low Time
6
—11
—ns
—A6.3
—
PCI CLK Slew Rate
1.5
4
1
4
V/ns
(2)
A6.4
—
PCI Clock Jitter
(peak to peak)
—200
—
200
ps
—
Table 23. PCI Timing Parameters
Sym
Description
66 MHz
33 MHz
Units
Notes
SpecID
Min
Max
Min
Max
tval
CLK to Signal Valid Delay —
bused signals
262
11
ns
(1),(2),(3)
A6.5
tval(ptp)
CLK to Signal Valid Delay —
point to point
262
12
ns
(1),(2),(3)
A6.6
ton
Float to Active Delay
2
—2
—ns
(1)
A6.7
toff
Active to Float Delay
14
28
ns
(1)
A6.8
tsu
Input Setup Time to CLK —
bused signals
3
—7
—ns
(3),(4)
A6.9
tsu(ptp) Input Setup Time to CLK — point
to point
5
—10,12
—ns
(3),(4)
A6.10
th
Input Hold Time from CLK
0
—0
—ns
(4)
A6.11
tcyc
PCI CLK
tlow
thigh
0.4 Vcc
0.4 Vcc, p-to-p
0.3 Vcc
0.5 Vcc
0.6 Vcc
0.2 Vcc
(minimum)
相关PDF资料 |
PDF描述 |
|---|---|
| 0210490246 | CABLE JUMPER 1.25MM .178M 18POS |
| 0210490245 | CABLE JUMPER 1.25MM .178M 18POS |
| 0210390953 | CABLE JUMPER 1MM .152M 25POS |
| RBC08DRYI-S734 | CONN EDGECARD 16POS DIP .100 SLD |
| LGU2E471MELA | CAP ALUM 470UF 250V 20% SNAP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CWMPCEVB5200BE | 制造商:Freescale Semiconductor 功能描述:MPC5200B BOARD W/ 256MB |
| CWMPH1 | 功能描述:电线导管 In-Cabinet Horizontal Cable Manager Fron RoHS:否 制造商:Panduit 类型:Slotted SideWall Open finger design wiring cut 材料:Polypropylene 颜色:Light Gray 大小: 最大光束直径: 抗拉强度: 外部导管宽度:25 mm 外部导管高度:25 mm |
| CWMPH1Y | 制造商:Panduit Corp 功能描述:PANDUIT |
| CWMPHF1 | 功能描述:电线导管 In-Cabinet Horizontal Cable Manager Fron RoHS:否 制造商:Panduit 类型:Slotted SideWall Open finger design wiring cut 材料:Polypropylene 颜色:Light Gray 大小: 最大光束直径: 抗拉强度: 外部导管宽度:25 mm 外部导管高度:25 mm |
| CWMPV2318 | 功能描述:电线导管 In-Cabinet Vertical Cable Manager 18 RU RoHS:否 制造商:Panduit 类型:Slotted SideWall Open finger design wiring cut 材料:Polypropylene 颜色:Light Gray 大小: 最大光束直径: 抗拉强度: 外部导管宽度:25 mm 外部导管高度:25 mm |
发布紧急采购，3分钟左右您将得到回复。