- 您现在的位置：买卖IC网 > PDF目录9589 > CY28547LFXC (Silicon Laboratories Inc)IC CLOCK CK505/410M INTEL 72QFN PDF资料下载
参数资料
| 型号： | CY28547LFXC |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 20/24页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505/410M INTEL 72QFN |
| 标准包装： | 240 |
| 类型： | 时钟/频率发生器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服务器 |
| 输入： | LVTTL，晶体 |
| 输出： | HCSL，LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 3:23 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 200MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 72-VFQFN 裸露焊盘 |
| 供应商设备封装： | 72-QFN（10x10） |
| 包装： | 托盘 |
CY28547
.......................Document #: 001-05103 Rev *B Page 5 of 24
....
Stop
Table 5. Byte Read and Byte Write Protocol
Byte Write Protocol
Byte Read Protocol
Bit
Description
Bit
Description
1Start
8:2
Slave address–7 bits
8:2
Slave address–7 bits
9Write
10
Acknowledge from slave
10
Acknowledge from slave
18:11
Command Code–8 bits
18:11
Command Code–8 bits
19
Acknowledge from slave
19
Acknowledge from slave
27:20
Data byte–8 bits
20
Repeated start
28
Acknowledge from slave
27:21
Slave address–7 bits
29
Stop
28
Read
29
Acknowledge from slave
37:30
Data from slave–8 bits
38
NOT Acknowledge
39
Stop
Table 4. Block Read and Block Write Protocol (continued)
Block Write Protocol
Block Read Protocol
Bit
Description
Bit
Description
Control Registers
Byte 0 Control Register 0
Bit
@Pup
Name
Description
7
0
RESEREVD
RESERVED
6
0
RESEREVD
RESERVED
5
0
RESEREVD
RESERVED
4
0
iAMT_EN
Set via SMBus or by combination of PD, CPU_STP and PCI_STP
0 = Legacy mode, 1 = iAMT enable
3
0
RESEREVD
RESERVED
2
0
RESEREVD
RESERVED
1
0
RESEREVD
RESERVED
0
1
PD_Restore
Save configuration in PD
0 = Configuration cleared, 1 = Configuration saved
Byte 1 Control Register 1
Bit
@Pup
Name
Description
7
1
SRC[T/C]7
SRC[T/C]7 Output Enable
0 = Disabled, 1 = Enabled
6
1
SRC[T/C]6
SRC[T/C]6 Output Enable
0 = Disabled, 1 = Enabled
5
1
SRC[T/C]5
SRC[T/C]5 Output Enable
0 = Disabled, 1 = Enabled
4
1
SRC[T/C]4
SRC[T/C]4 Output Enable
0 = Disabled, 1 = Enabled
3
1
SRC[T/C]3
SRC[T/C]3 Output Enable
0 = Disabled, 1 = Enabled
相关PDF资料 |
PDF描述 |
|---|---|
| ISL8488EIB-T | IC TXRX RS485/422 5V ESD 8-SOIC |
| CY2SSTV857ZXC-27 | IC CLK DDR266/333BUF1:10 48TSSOP |
| VI-B1P-IU | CONVERTER MOD DC/DC 13.8V 200W |
| ISL8488EIB | IC TXRX RS485/422 5V ESD 8-SOIC |
| CY2SSTV857ZXC-32 | IC CLK DDR266/333BUF1:10 48TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY28547LFXCT | 功能描述:时钟发生器及支持产品 CK505 Mobile System Clock RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| CY28548ZXC | 功能描述:时钟发生器及支持产品 Intel 960/965M Crest line CK505 Intg Vreg RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| CY28548ZXCT | 功能描述:时钟发生器及支持产品 Intel 960/965M Crest line CK505 Intg Vreg RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| CY28551 | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:Universal Clock Generator for Intel, VIA, and SIS㈢ |
| CY28551-3 | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:Universal Clock Generator for Intel, VIA and SIS㈢ |
发布紧急采购，3分钟左右您将得到回复。