参数资料
型号: DS26514G+
厂商: Maxim Integrated Products
文件页数: 283/305页
文件大小: 0K
描述: IC TXRX T1/E1/J1 4PORT 256-CSBGA
标准包装: 90
类型: 收发器
驱动器/接收器数: 4/4
规程: 以太网
电源电压: 3.14 V ~ 3.47 V
安装类型: 表面贴装
封装/外壳: 256-BGA,CSBGA
供应商设备封装: 256-CSBGA(17x17)
包装: 托盘
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页当前第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页
DS26514 4-Port T1/E1/J1 Transceiver
19-5856; Rev 4; 5/11
79 of 305
The HDLC-256 controller performs all the necessary overhead for generating and receiving Performance Report
Messages (PRM) as described in ANSI T1.403 and the messages as described in AT&T TR54016. The HDLC
controller automatically generates and detects flags, generates and checks the CRC check sum, generates and
detects abort sequences, stuffs and de-stuffs zeros, and byte aligns to the data stream. The 256-byte buffers in the
HDLC-256 controller are large enough to allow a full PRM to be received or transmitted without host intervention.
They are also large enough to store an entire frame’s worth of data before requiring host intervention.
The
registers related to the HDLC are displayed in the following table.
REGISTER
FRAMER 1
ADDRESSES
FUNCTION
Receive eXpansion Port Control
Register (RXPC)
08Ah
Mapping of the HDLC to timeslots or FDL, Sa
Bits
Receive HDLC-256 Channel Select
Registers (RHCS1-4)
0DCh-0DFh
Selection of timeslots to map data to the HDLC
port
Receive HDLC-256 Bit Suppress
Register (RHBS)
08Dh
Receive HDLC bit suppression Register
Receive HDLC-256 Control Register 1
1510h
Receive Miscellaneous Control
Receive HDLC-256 Control Register 2
1511h
Receive HDLC FIFO Data Level Available
Receive HDLC-256 Status Register
1514h
Indicates the FIFO status
Receive HDLC-256 FIFO Data
151Ch, 151Dh
The actual FIFO data
Transmit eXpansion Port Control
Register (TXPC)
18Ah
Mapping of the HDLC to timeslots or FDL, Sa
Bits
Transmit HDLC-256 Channel Select
Registers (THCS1-4)
1DCh-1DFh
Selection of timeslots to map data from the
HDLC port
Transmit HDLC-256 Bit Suppress
18Dh
Transmit HDLC Bit Suppress for bits not to be
used
Transmit HDLC-256 Control Register 1
1500h
Transmit Miscellaneous Control
Transmit HDLC-256 Control Register 2
1501h
Indicates the number of bytes that can be
written into the Transmit FIFO
Transmit HDLC-256 FIFO
1502h, 1503h
Transmit HDLC FIFO
Transmit HDLC-256 Status
1504h, 1505h
Indicates the Real-Time Status of the Transmit
HDLC FIFO
Note: The addresses shown above are for Framer 1.
9.10.3.1
HDLC-256 FIFO Control
Control of the transmit and receive FIFOs is accomplished via the Receive HDLC-256 Control Register 2
(RH256CR2) and Transmit HDLC-256 Control Register 2 (TH256CR2). The FIFO Control registers set the
watermarks for the FIFO.
When the receive FIFO fills above the data available level, the RHDA bit (RH256SR.0) will be set. RHDA and
THDA are real-time bits and will remain set as long as the FIFO’s write pointer is above the data available level.
When the transmit FIFO empties below the data storage available level , the THDA bit in the TH256SR1 register
will be set. THDA is a real-time bit and will remain set as long as the transmit FIFO’s write pointer is below the level
setting. If enabled, this condition can also cause an interrupt via the INTB pin.
If a packet start is received while the receive FIFO is full, the data is discarded and a FIFO overflow condition is
declared (RH256SRL.7). If any other packet data is received while full, the current packet being transferred is
marked with an abort indication, and a FIFO overflow condition is declared. Once a FIFO overflow condition is
declared, the Receive FIFO will discard incoming data until a packet start is received while the Receive FIFO has
相关PDF资料
PDF描述
DS26518NB1+ IC TXRX T1/E1/J1 8PORT 256-CSBGA
DS26519GN+ IC TXRX T1/E1/J1 16PRT 484-HSBGA
DS26521L+ IC TXRX T1/E1/J1 64-LQFP
DS26522GN+ IC TXRX T1/E1/J1 DUAL 144CSBGA
DS26524GNA5+ IC TXRX T1/E1/J1 QUAD 256-CSBGA
相关代理商/技术参数
参数描述
DS26514G+ 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS26514GN 功能描述:网络控制器与处理器 IC 4-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS26514GN+ 功能描述:网络控制器与处理器 IC 4-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS26518 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:8-Port T1/E1/J1 Transceiver
DS26518DK 功能描述:网络开发工具 DS26518 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 产品:Development Kits 类型:Ethernet to Wi-Fi Bridges 工具用于评估:RCM6600W 数据速率:20 Mbps, 40 Mbps 接口类型:802.11 b/g, Ethernet 工作电源电压:3.3 V