- 您现在的位置：买卖IC网 > PDF目录16259 > DS26518DK (Maxim Integrated Products)KIT DESIGN FOR DS26518 PDF资料下载
参数资料
| 型号： | DS26518DK |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 124/312页 |
| 文件大小： | 0K |
| 描述： | KIT DESIGN FOR DS26518 |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 设计资源： | DS26518DK Gerber Files |
| 标准包装： | 1 |
| 主要目的： | 电信，调帧器和线路接口装置（LIU） |
| 已用 IC / 零件： | DS26518 |
| 已供物品： | 板，线缆，CD，电源 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页当前第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页
DS26518 8-Port T1/E1/J1 Transceiver
21 of 312
NAME
PIN
TYPE
FUNCTION
TRANSMIT FRAMER
TSER1
F6
TSER2
E7
TSER3
R4
TSER4
N7
TSER5
M10
TSER6
L11
TSER7
F10
TSER8
D12
Input
Transmit NRZ Serial Data 1 to 8. These pins are sampled on the falling edge of
TCLKn when the transmit-side elastic store is disabled. These pins are sampled
on the falling edge of TSYSCLKn when the transmit-side elastic store is enabled.
In IBO mode, data for multiple framers can be used in high-speed multiplexed
scheme. This is described in Section 9.8.2. The table there presents the
combination of framer data for each of the streams.
TSYSCLKn is used as a reference when IBO is invoked. See Table 9-8.
TCLK1
C5
TCLK2
D7
TCLK3
P5
TCLK4
L8
TCLK5
L10
TCLK6
N11
TCLK7
E10
TCLK8
B13
Input
Transmit Clock 1 to 8. A 1.544MHz or a 2.048MHz primary clock. Used to clock
data through the transmit side of the transceiver. TSERn data is sampled on the
falling edge of TCLKn. TCLKn is used to sample TSERn when the elastic store is
not enabled or IBO is not used.
When the elastic store is enabled, TCLKn is
used as the internal transmit clock for the framer side or the elastic store
including the transmit framer and LIU. With the elastic store enabled,
TCLKn can be either synchronous or asynchronous to TSYSCLKn which
either prevents or allows for slips. When IBO mode is enabled, TCLKn
must be synchronous to TSYSCLKn which prevents slips in the elastic
store.
Note: This clock must be provided for proper device operation. The only
exception is when the TCR3 register is configured to source TCLK
internally from RCLK.
TSYSCLK1
P13
Input
Transmit System Clock 1. 1.544MHz, 2.048MHz, 4.096MHz, 8.192MHz, or
16.384MHz clock. Only used when the transmit-side elastic store function is
enabled. Should be tied low in applications that do not use the transmit-side
elastic store. The clock can be 4.096MHz, 8.912MHz, or 16.384MHz when IBO
mode is used. TSYSCLK1 does not have an internal pulldown resistor. Note: If
the GTCR1.528MD bit is set, TSYSCLK1 becomes the master TSYSCLK for all
framers.
TSYSCLK2/
AL/RSIGF/FLOS2
F3
TSYSCLK3/
AL/RSIGF/FLOS3
L3
TSYSCLK4/
AL/RSIGF/FLOS4
P3
TSYSCLK5/
AL/RSIGF/FLOS5
P14
TSYSCLK6/
AL/RSIGF/FLOS6
L14
TSYSCLK7/
AL/RSIGF/FLOS7
F14
TSYSCLK8/
AL/RSIGF/FLOS8
C14
Input with
internal
pulldown/
Output
Transmit System Clock 2 to 8. 1.544MHz, 2.048MHz, 4.096MHz, 8.192MHz, or
16.384MHz clock. Only used when the transmit-side elastic store function is
enabled. Should be tied low in applications that do not use the transmit-side
elastic store. The clock can be 4.096MHz, 8.912MHz, or 16.384MHz when IBO
mode is used. TSYSCLK1 does not have an internal pulldown resistor. Note: If
the GTCR1.528MD bit is set, TSYSCLK1 becomes the master TSYSCLK for all
framers.
Analog Loss/Receive-Signaling Freeze/Framer LOS. Analog LOS reflects the
LOS (loss of signal) detected by the LIU front-end and framer LOS is LOS
detection by the corresponding framer; the same pins can reflect receive-
signaling freeze indications. This selection can be made by settings in the Global
Transceiver Clock Control Register 1 (GTCCR1).
AL/RSIGF/FLOS[8:2] is available only by setting the GTCR1.528MD bit to 1.
TSYNC1/
TSSYNCIO1
B4
TSYNC2/
TSSYNCIO2
F7
TSYNC3/
TSSYNCIO3
M6
TSYNC4/
TSSYNCIO4
M7
TSYNC5/
TSSYNCIO5
N10
TSYNC6/
TSSYNCIO6
T12
TSYNC7/
TSSYNCIO7
B11
Input/
Output
Transmit Synchronization 1 to 8. A pulse at these pins establishes either frame
or multiframe boundaries for the transmit side. These signals can also be
programmed to output either a frame or multiframe pulse. If these pins are set to
output pulses at frame boundaries, they can also be set to output double-wide
pulses at signaling frames in T1 mode. The operation of these signals is
synchronous with TCLK[8:1].
Transmit System Synchronization In. These pins are selected when the
transmit-side elastic store is enabled. A pulse at these pins establishes either
frame or multiframe boundaries for the transmit side. Should be tied low in
applications that do not use the transmit-side elastic store. The operation of this
signal is synchronous with TSYSCLK[8:1].
Transmit System Synchronization Out. If configured as an output and the
transmit elastic store is enabled, an 8kHz pulse synchronous to the BPCLK1 will
相关PDF资料 |
PDF描述 |
|---|---|
| VE-JWJ-EZ-F1 | CONVERTER MOD DC/DC 36V 25W |
| DS21455DK | KIT DESIGN FOR DS21458 |
| ECO-S2DA122EA | CAP ALUM 1200UF 200V 20% SNAP |
| EBM36DCSH-S288 | CONN EDGECARD 72POS .156 EXTEND |
| GCC17DRXS | CONN EDGECARD 34POS DIP .100 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS26518G+ | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GA2+ | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GN | 功能描述:网络控制器与处理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GN+ | 功能描述:网络控制器与处理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GNA2+ | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。