- 您现在的位置：买卖IC网 > PDF目录16259 > DS26518DK (Maxim Integrated Products)KIT DESIGN FOR DS26518 PDF资料下载
参数资料
| 型号： | DS26518DK |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 183/312页 |
| 文件大小： | 0K |
| 描述： | KIT DESIGN FOR DS26518 |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 设计资源： | DS26518DK Gerber Files |
| 标准包装： | 1 |
| 主要目的： | 电信，调帧器和线路接口装置（LIU） |
| 已用 IC / 零件： | DS26518 |
| 已供物品： | 板，线缆，CD，电源 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页当前第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页
DS26518 8-Port T1/E1/J1 Transceiver
263 of 312
Register Name:
TH256CR1
Register Description:
Transmit HDLC-256 Control Register 1
Register Address:
1500h + (20h x (n - 1)) : where n = 1 to 8
Bit #
7
6
5
4
3
2
1
0
Name
—
TPSD
TFEI
TIFV
TBRE
TDIE
TFPD
TFRST
Default
0
Bit 6: Transmit Packet Start Disable (TPSD). When 0, the transmit packet processor continues sending packets
after the current packet end. When 1, the transmit packet processor stops sending packets after the current packet
end.
Bit 5: Transmit FCS Error Insertion (TFEI). When 0, the calculated FCS (inverted CRC-16) is appended to the
packet. When 1, the inverse of the calculated FCS (noninverted CRC-16) is appended to the packet causing a FCS
error. This bit is ignored if transmit FCS processing is disabled (TFPD = 1).
Bit 4: Transmit Interframe Fill Value (TIFV). When 0, interframe fill is done with the flag sequence (7Eh). When 1,
interframe fill is done with all ones.
Bit 3: Transmit Bit Reordering Enable (TBRE). When 0, bit reordering is disabled. (The first bit transmitted is the
LSB of the transmit FIFO data byte TFD[0]). When 1, bit reordering is enabled. (The first bit transmitted is the MSB
of the transmit FIFO data byte TFD[7]).
Bit 2: Transmit Data Inversion Enable (TDIE). When 0, the outgoing data is directly output from packet
processing. When 1, the outgoing data is inverted before being output from packet processing.
Bit 1: Transmit FCS Processing Disable (TFPD). This bit controls whether a FCS is calculated and appended to
the end of each packet. When 0, the calculated FCS bytes are appended to the end of the packet. When 1, the
packet is transmitted without a FCS.
Bit 0: Transmit FIFO Reset (TFRST). When 0, the transmit FIFO resumes normal operations, however, data is
discarded until a start of packet is received after RAM power-up is completed. When 1, the transmit FIFO is
emptied, any transfer in progress is halted, the FIFO RAM is powered down, and all incoming data is discarded (all
TFDR register writes are ignored).
Register Name:
TH256CR2
Register Description:
Transmit HDLC-256 Control Register 2
Register Address:
1501h + (20h x (n - 1)) : where n = 1 to 8
Bit #
7
6
5
4
3
2
1
0
Name
—
TDAL4
TDAL3
TDAL2
TDAL1
TDAL0
Default
0
1
0
Bits 4 to 0: Transmit HDLC-256 Data Storage Available Level (TDAL[4:0]). These five bits indicate the
minimum number of bytes ([TDAL x 8] + 1) that must be available for storage (do not contain data) in the transmit
FIFO for HDLC-256 data storage to be available. For example, a value of 21 (15h) results in HDLC-256 data
storage being available (THDA = 1) when the transmit FIFO has 169 (A9h) bytes or more available for storage, and
HDLC-256 data storage not being available (THDA = 0) when the transmit FIFO has 168 (A8h) bytes or less
available for storage. Default value (after reset) is 128 bytes minimum available.
相关PDF资料 |
PDF描述 |
|---|---|
| VE-JWJ-EZ-F1 | CONVERTER MOD DC/DC 36V 25W |
| DS21455DK | KIT DESIGN FOR DS21458 |
| ECO-S2DA122EA | CAP ALUM 1200UF 200V 20% SNAP |
| EBM36DCSH-S288 | CONN EDGECARD 72POS .156 EXTEND |
| GCC17DRXS | CONN EDGECARD 34POS DIP .100 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS26518G+ | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GA2+ | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GN | 功能描述:网络控制器与处理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GN+ | 功能描述:网络控制器与处理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26518GNA2+ | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。