- 您现在的位置：买卖IC网 > PDF目录16063 > EF-DSP-PC-NL (Xilinx Inc)SOFTWARE SYS GEN FOR DSP PDF资料下载
参数资料
| 型号： | EF-DSP-PC-NL |
| 厂商： | Xilinx Inc |
| 文件页数： | 25/42页 |
| 文件大小： | 0K |
| 描述： | SOFTWARE SYS GEN FOR DSP |
| 标准包装： | 1 |
| 系列： | ISE® 设计套件 |
| 类型： | 系统发生器 |
| 适用于相关产品： | Xilinx DSPs |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页
Details of 13.1 Software and IP Changes
New and Modified Design Rule Checks
The following is a list of new and modified Design Rule Check (DRCs) in PlanAhead 13:
?
Attribute DRCs
?
?
AVAL - Checks for invalid attribute values.
ADEF - Checks for undefined attribute values.
?
Bank DCI Cascade DRC
?
DCICIOSTD - Checks that the DCI Cascade constraint is legal.
?
Bank I/O Standard DRC
?
VCCAUX2 - Warns of any requirements on LVPECL_33 and TMDS_33
?
ChipScope DRCs
?
?
?
CSUC - Checks for unconnected channels.
CSCL - Checks for non-clock nets that are clocking clocked elements
CSBR - Device block RAM resources exceeded.
?
DSP48 DRCs
?
?
DPCA - Checks the DSP48 cascade.
DPREG - Checks for DSP48 asynchronous feedback.
?
FIFO DRC
?
FSYN - Checks for synchronous FIFO.
?
IOB DRC
?
OPCSLR - Checks for part compatibility between monolithic and multi-die
devices.
?
Placer DRCs
?
?
?
?
PLCR - Placement constraint to check for clock regions.
PLCK - Check clock placement for valid location.
PLDL - Placement constraint for I/Os.
PLVP - Checks for valid LOC placement
?
RAMB DRC
?
RAMB - Check for clock restrictions for READ_FIRST mode.
?
Required Pin DRC
?
REQP - Checks for required pins that are not connected.
Implementation and Analysis Enhancements
PlanAhead 13 contains the following Implementation and Analysis enhancements.
?
Implementation Enhancements
The Implementation enhancements include:
?
?
Ease of file ordering for Implementation Runs.
Ability to store Run-specific constraints in a specified UCF file.
Once you implement a design, PlanAhead automatically loads/stores the
constraints from that Run in a run-specific UCF.
ISE Design Suite 13: Release Notes Guide
UG631 (v 13.1)
25
相关PDF资料 |
PDF描述 |
|---|---|
| 135110-07-48.00 | CBL SMA STR PLUG-JACK RG142 48" |
| RMM08DTBS | CONN EDGECARD 16POS R/A .156 SLD |
| RGM08DTBS | CONN EDGECARD 16POS R/A .156 SLD |
| 135101-07-48.00 | CBL SMA STR PLUG-PLUG RG142 48" |
| DO-CSP-PRO-USB-II-G-NL | CHIPSCOPE PRO WITH USB-II CABLE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EFDSS645B25A | 制造商:Panasonic Industrial Company 功能描述:DELAY LINE |
| EFDST645B15B | 制造商:Panasonic Industrial Company 功能描述:DELAY LINE |
| EFE01A | 制造商:未知厂家 制造商全称:未知厂家 功能描述:THYRISTOR MODULE|BRIDGE|HALF-CNTLD|CC|200V V(RRM) |
| EFE01A-F | 制造商:未知厂家 制造商全称:未知厂家 功能描述:THYRISTOR MODULE|BRIDGE|HALF-CNTLD|CC|200V V(RRM) |
| EFE01A-S | 制造商:未知厂家 制造商全称:未知厂家 功能描述:THYRISTOR MODULE|BRIDGE|HALF-CNTLD|CC|200V V(RRM) |
发布紧急采购，3分钟左右您将得到回复。