参数资料
| 型号： | EF-ISE-DSP-FL |
| 厂商： | Xilinx Inc |
| 文件页数： | 46/83页 |
| 文件大小： | 0K |
| 描述： | SOFTWARE ISE DSP EDITION |
| 标准包装： | 1 |
| 系列： | ISE® 设计套件 |
| 类型： | 集成软件环境（ISE） |
| 适用于相关产品： | Xilinx DSPs |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页
Chapter 4: Getting Started
Lesson 2 Summary
?
?
?
?
?
Quantization and overflow options are available when the output of a block is user
defined
Quantization occurs when the number of fractional bits is insufficient to represent the
fractional portion of a value
Overflow occurs when a value lies outside the representable range
Bit picking blocks allow combining of multiple buses into a single bus, force a
conversion of data type without changing the number of bits, extract bits, and convert
the number into different format
The BitBasher block allows bit manipulation and augmentation through textual
specification based in Verilog
Lab Exercise: Signal Routing
In this lab you will design and verify padding and unpadding logic using the System
Generator signal routing blocks
The lab instructions are located in the System Generator software tree at the following
pathname:
<ISE_Design_Suite_tree>/sysgen/examples/getting_started_training/lab3/lab
3.pdf
46
System Generator for DSP Getting Started Guide
UG639 (v 13.1) March 1, 2011
相关PDF资料 |
PDF描述 |
|---|---|
| EF-ISE-SYSTEM-FL | ISE DESIGN SYST FLOATING LICENSE |
| EF-VIVADO-HLS-FL | VIVADO HLS, FLOATING LICENSE |
| EFM32-GXXX-PTB | BOARD PROTOTYPING FOR EFM32 |
| EFS315 | FUSE INDUST 315A 415V BS IEC |
| EHBNCSCB | CONN EH BNC T/H SOLDER CUP BLK |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EF-ISE-DSP-NL | 功能描述:SOFTWARE ISE DSP EDITION RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-EMBD-FL | 功能描述:SOFTWARE ISE EMBD RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-EMBD-NL | 功能描述:SOFTWARE ISE EMBD RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-LOG-FL | 功能描述:DESIGN SUITE LOGIC EDITION RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-LOG-NL | 功能描述:DESIGN SUITE LOGIC EDITION ISE12 RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。