参数资料
| 型号： | EF-ISE-DSP-FL |
| 厂商： | Xilinx Inc |
| 文件页数： | 78/83页 |
| 文件大小： | 0K |
| 描述： | SOFTWARE ISE DSP EDITION |
| 标准包装： | 1 |
| 系列： | ISE® 设计套件 |
| 类型： | 集成软件环境（ISE） |
| 适用于相关产品： | Xilinx DSPs |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页当前第78页第79页第80页第81页第82页第83页
Chapter 4: Getting Started
Topic
(Synthesizable FIR
filter for Virtex?-4)
(FIR filter using the
DSP48 Macro block as
a multiply accumulate
function)
MAC FIR filter
Complex FIR filter
Description
This design demonstrates how to use System Generator to
implement a synthesizable FIR filter which maps efficiently to the
Virtex?-4 architecture.
This design demonstrates the use of the DSP48 Macro block when
implementing a sequential FIR filter.
This design example implements a 43 tap FIR Filter with a MAC
engine and a Dual Port Ram used for data and coefficient storage.
This example demonstrates a complex FIR filter built out of blocks
from the System Generator and Simulink library.
M-Code Examples
Topic
Simple Selector
Simple Arithmetic
Operations
Complex Multiplier
with Latency
Shift Operations
Passing Parameters
into the MCode Block
Optional Input Ports
Finite State Machines
Parameterizable
Accumulator
FIR Blocks and
Verification
RPN Calculator
Example of disp
function
Description
This example shows how to implement a function that returns the
maximum value of its inputs.
This example shows how to implement simple arithmetic
operations.
This example shows how to build a complex multiplier with latency.
This example shows how to implement shift operations.
This example shows how to pass parameters into a MCode block.
This example shows how to implement optional input ports on an
MCode block.
This example shows how to implement a finite state machine.
This example shows how to build a parameterizable accumulator.
This example shows how to model FIR blocks and how to do system
verification.
This example shows how to model a RPN calculator – a stack
machine.
This example shows how to use the disp function.
78
System Generator for DSP Getting Started Guide
UG639 (v 13.1) March 1, 2011
相关PDF资料 |
PDF描述 |
|---|---|
| EF-ISE-SYSTEM-FL | ISE DESIGN SYST FLOATING LICENSE |
| EF-VIVADO-HLS-FL | VIVADO HLS, FLOATING LICENSE |
| EFM32-GXXX-PTB | BOARD PROTOTYPING FOR EFM32 |
| EFS315 | FUSE INDUST 315A 415V BS IEC |
| EHBNCSCB | CONN EH BNC T/H SOLDER CUP BLK |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EF-ISE-DSP-NL | 功能描述:SOFTWARE ISE DSP EDITION RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-EMBD-FL | 功能描述:SOFTWARE ISE EMBD RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-EMBD-NL | 功能描述:SOFTWARE ISE EMBD RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-LOG-FL | 功能描述:DESIGN SUITE LOGIC EDITION RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| EF-ISE-LOG-NL | 功能描述:DESIGN SUITE LOGIC EDITION ISE12 RoHS:是 类别:编程器，开发系统 >> 软件 系列:ISE® 设计套件 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。