参数资料
| 型号： | EP1C3T100A8N |
| 厂商： | Altera |
| 文件页数： | 46/78页 |
| 文件大小： | 0K |
| 描述： | IC CYCLONE FPGA 2910 LE 100-TQFP |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 180 |
| 系列： | Cyclone® |
| LAB/CLB数： | 291 |
| 逻辑元件/单元数： | 2910 |
| RAM 位总计： | 59904 |
| 输入/输出数： | 65 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页
7–4
Chapter 7: HardCopy II Devices
Pin-Out Information
Altera Corporation
f For more information about the DC characteristics of the industrial-grade
HardCopy II devices, refer to the DC and Switching Specifications and Operating
Conditions chapter in volume 1 of the HardCopy II Device Handbook.
However, the following exceptions apply:
■
The delay-locked loop (DLL) frequency range is bounded by the minimum
frequencies listed in Table 7–2.
Table 7–2 lists the minimum DLL frequency for each frequency mode.
■
Non-calibrated on-chip termination (OCT) is bounded by:
■
±40% for series resistance.
■
±50% for 1.2-V series resistance.
■
Hot-socketing DC limit is raised to 350 A.
■
The I/O fMAX values of automotive-grade HardCopy II devices are 15% lower than
their equivalent industrial-grade HardCopy II devices and correspond to the
commercial-grade Stratix II devices of –5 speed. The I/O fMAX values of the
industrial-grade HardCopy II devices will be updated in a later revision of the
DC and Switching Specifications and Operating Conditions chapter in volume 1 of the
HardCopy II Device Handbook.
f For the maximum I/O clock toggle rate specifications in commercial-grade Stratix II
devices of –5 speed, refer to the DC and Switching Characteristics chapter in volume 1 of
the Stratix II Device Handbook.
■
For LVDS I/O of 2.5 V, the minimum VOCM is 1.1 V and the minimum differential
output voltage (VOD) is 240 mV.
Pin-Out Information
f For more information about the HardCopy II device pin-outs, refer to the
Table 7–2. Minimum DLL Frequency
Mode
Frequency (MHz)
Frequency Mode 0
120
Frequency Mode 1
170
Frequency Mode 2
220
Frequency Mode 3
270
相关PDF资料 |
PDF描述 |
|---|---|
| AGLN250V2-CSG81I | IC FPGA NANO 1KB 250K 81-CSP |
| BR93L76RFVT-WE2 | IC EEPROM 8KBIT 2MHZ 8TSSOP |
| AGLN250V2-ZCSG81I | IC FPGA NANO 1KB 250K 81-CSP |
| A40MX02-FPLG68 | IC FPGA MX SGL CHIP 3K 68-PLCC |
| A40MX02-FPL68 | IC FPGA MX SGL CHIP 3K 68-PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP1C3T100C6 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 291 LABs 65 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C3T100C6ES | 制造商:ALTERA 制造商全称:Altera Corporation 功能描述:Cyclone FPGA Family Data Sheet |
| EP1C3T100C6N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 291 LABs 65 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C3T100C7 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 291 LABs 65 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C3T100C7ES | 制造商:ALTERA 制造商全称:Altera Corporation 功能描述:Cyclone FPGA Family Data Sheet |
发布紧急采购，3分钟左右您将得到回复。