- 您现在的位置：买卖IC网 > PDF目录362741 > EP20K300E (Altera Corporation) Programmable Logic Device Family PDF资料下载
参数资料
| 型号： | EP20K300E |
| 厂商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可编程逻辑器件系列 |
| 文件页数： | 58/117页 |
| 文件大小： | 570K |
| 代理商： | EP20K300E |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页当前第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页
58
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Table 22
shows the JTAG timing parameters and values for APEX 20K
devices.
f
For more information, see the following documents:
■
Application Note 39 (IEEE Std. 1149.1 (JTAG) Boundary-Scan Testing in
Altera Devices)
Jam Programming & Test Language Specification
■
Generic Testing
Each APEX 20K device is functionally tested. Complete testing of each
configurable static random access memory (SRAM) bit and all logic
functionality ensures 100
%
yield. AC test measurements for APEX 20K
devices are made under conditions equivalent to those shown in
Figure 32
. Multiple test patterns can be used to configure devices during
all stages of the production flow.
Table 22. APEX 20K JTAG Timing Parameters & Values
Symbol
Parameter
Min
Max
Unit
t
JCP
t
JCH
t
JCL
t
JPSU
t
JPH
t
JPCO
t
JPZX
t
JPXZ
t
JSSU
t
JSH
t
JSCO
t
JSZX
t
JSXZ
TCK
clock period
100
ns
TCK
clock high time
50
ns
TCK
clock low time
50
ns
JTAG port setup time
20
ns
JTAG port hold time
45
ns
JTAG port clock to output
25
ns
JTAG port high impedance to valid output
25
ns
JTAG port valid output to high impedance
25
ns
Capture register setup time
20
ns
Capture register hold time
45
ns
Update register clock to output
35
ns
Update register high impedance to valid output
35
ns
Update register valid output to high impedance
35
ns
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K30E | Programmable Logic Device Family |
| EP20K400 | Programmable Logic Device Family |
| EP20K400E | Programmable Logic Device Family |
| EP20K600E | Programmable Logic Device Family |
| EP20K60E | Programmable Logic Device Family |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K300EBC652-1 | 功能描述:FPGA - 现场可编程门阵列 FPGA - APEX 20K 1152 Macros 408 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K300EBC652-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K300EBC652-1X | 功能描述:FPGA - 现场可编程门阵列 FPGA - APEX 20K 1152 Macros 408 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K300EBC652-2 | 功能描述:FPGA - 现场可编程门阵列 FPGA - APEX 20K 1152 Macros 408 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K300EBC652-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。