- 您现在的位置：买卖IC网 > PDF目录362741 > EP20K30E (Altera Corporation) Programmable Logic Device Family PDF资料下载
参数资料
| 型号： | EP20K30E |
| 厂商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可编程逻辑器件系列 |
| 文件页数： | 43/117页 |
| 文件大小： | 570K |
| 代理商： | EP20K30E |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页
Altera Corporation
43
APEX 20K Programmable Logic Device Family Data Sheet
Figure 28
shows how a column IOE connects to the interconnect.
Figure 28. Column IOE Connection to the Interconnect
Dedicated Fast I/O Pins
APEX 20KE devices incorporate an enhancement to support bidirectional
pins with high internal fanout such as PCI control signals. These pins are
called Dedicated Fast I/O pins (
FAST1
,
FAST2
,
FAST3
, and
FAST4
) and
replace dedicated inputs. These pins can be used for fast clock, clear, or
high fanout logic signal distribution. They also can drive out. The
Dedicated Fast I/O pin data output and tri-state control are driven by
local interconnect from the adjacent MegaLAB for high speed.
Row In
terc
onn
ect
Column In
terc
onn
ect
E
ac
h IOE
ca
n
dr
iv
e
c
olumn in
terc
onn
ect
. In APEX
2
0KE
de
vi
ces
,
IOE
s
ca
n
a
l
s
o
dr
iv
e
F
ast
Row in
terc
onn
ect
. E
ac
h IOE
data
a
n
d
OE
s
ign
a
l i
s
dr
iv
e
n by lo
ca
l in
terc
onn
ect
.
Any LE o
r
ESB
ca
n
dr
iv
e
a
c
olumn pin
t
h
r
ough
a
r
ow,
c
olumn,
a
n
d
M
e
g
a
LAB
in
terc
onn
ect
.
IOE
IOE
LAB
An LE o
r
ESB
ca
n
dr
iv
e
a
pin
t
h
r
ough
a
lo
ca
l
in
terc
onn
ect
fo
r
f
aster
c
lo
c
k-
t
o-ou
t
pu
t
t
im
es
.
M
e
g
a
LAB In
terc
onn
ect
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K400 | Programmable Logic Device Family |
| EP20K400E | Programmable Logic Device Family |
| EP20K600E | Programmable Logic Device Family |
| EP20K60E | Programmable Logic Device Family |
| EP220 | Classic EPLDs |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K30EFC144-1 | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 192 Macro 93 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K30EFC144-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K30EFC144-1N | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 192 Macro 93 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K30EFC144-1X | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 192 Macro 93 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K30EFC144-2 | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 192 Macro 93 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。