- 您现在的位置：买卖IC网 > PDF目录97914 > EP20K600EBC652-3ES FPGA PDF资料下载
参数资料
| 型号： | EP20K600EBC652-3ES |
| 英文描述： | FPGA |
| 中文描述： | FPGA的 |
| 文件页数： | 16/114页 |
| 文件大小： | 1623K |
| 代理商： | EP20K600EBC652-3ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页
112
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Power
Consumption
To estimate device power consumption, use the interactive power
estimator on the Altera web site at http://www.altera.com.
Configuration &
Operation
The APEX 20K architecture supports several configuration schemes.
This section summarizes the device operating modes and available
device configuration schemes.
Operating Modes
The APEX architecture uses SRAM configuration elements that
require configuration data to be loaded each time the circuit powers
up. The process of physically loading the SRAM data into the device
is called configuration. During initialization, which occurs
immediately after configuration, the device resets registers, enables
I/O pins, and begins to operate as a logic device. The I/O pins are
tri-stated during power-up, and before and during configuration.
Together, the configuration and initialization processes are called
command mode; normal device operation is called user mode.
Before and during device configuration, all I/O pins are pulled to
VCCIO by a built-in weak pull-up resistor.
Table 114. Selectable I/O Standard Output Delays
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
Min
LVCMOS
0.00
ns
LVTTL
0.00
ns
2.5 V
0.00
0.09
0.10
ns
1.8 V
2.49
2.98
3.03
ns
PCI
–0.03
0.17
0.16
ns
GTL+
0.75
0.76
ns
SSTL-3 Class I
1.39
1.51
1.50
ns
SSTL-3 Class II
1.11
1.23
ns
SSTL-2 Class I
1.35
1.48
1.47
ns
SSTL-2 Class II
1.00
1.12
ns
LVDS
–0.48
ns
CTT
0.00
ns
AGP
0.00
ns
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K600EBI652-1ES | FPGA |
| EP20K1000CB652I7ES | Single Volatile 32-tap Digitally Controlled Potentiometer (XDCP™); Temperature Range: -40°C to 85°C; Package: 6-SOT-23 T&R |
| EP20K1000CB652I8ES | ASIC |
| EP20K1000CB652I9ES | ASIC |
| EP20K1000CF1020I7ES | ASIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K600EBI652-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EBI652-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EBI652-2X | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 2432 Macros 488 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K600EBI652-3ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EFC1020-1 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。