参数资料
| 型号： | EPF10K30ABC356-2 |
| 厂商： | Altera |
| 文件页数： | 86/128页 |
| 文件大小： | 0K |
| 描述： | IC FLEX 10KA FPGA 30K 356-BGA |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 24 |
| 系列： | FLEX-10K® |
| LAB/CLB数： | 216 |
| 逻辑元件/单元数： | 1728 |
| RAM 位总计： | 12288 |
| 输入/输出数： | 246 |
| 门数： | 69000 |
| 电源电压： | 3 V ~ 3.6 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 356-BGA |
| 供应商设备封装： | 356-BGA（35x35） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页当前第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页
60
Altera Corporation
FLEX 10K Embedded Programmable Logic Device Family Data Sheet
tSU
LE register setup time for data and enable signals before clock; LE register
recovery time after asynchronous clear, preset, or load
tH
LE register hold time for data and enable signals after clock
tPRE
LE register preset delay
tCLR
LE register clear delay
tCH
Minimum clock high time from clock pin
tCL
Minimum clock low time from clock pin
Table 33. IOE Timing Microparameters
Symbol
Parameter
Conditions
tIOD
IOE data delay
tIOC
IOE register control signal delay
tIOCO
IOE register clock-to-output delay
tIOCOMB
IOE combinatorial delay
tIOSU
IOE register setup time for data and enable signals before clock; IOE register
recovery time after asynchronous clear
tIOH
IOE register hold time for data and enable signals after clock
tIOCLR
IOE register clear time
tOD1
Output buffer and pad delay, slow slew rate = off, VCCIO = VCCINT
C1 = 35 pF (2)
tOD2
Output buffer and pad delay, slow slew rate = off, VCCIO = low voltage
C1 = 35 pF (3)
tOD3
Output buffer and pad delay, slow slew rate = on
C1 = 35 pF (4)
tXZ
IOE output buffer disable delay
tZX1
IOE output buffer enable delay, slow slew rate = off, VCCIO = VCCINT
C1 = 35 pF (2)
tZX2
IOE output buffer enable delay, slow slew rate = off, VCCIO = low voltage
C1 = 35 pF (3)
tZX3
IOE output buffer enable delay, slow slew rate = on
C1 = 35 pF (4)
tINREG
IOE input pad and buffer to IOE register delay
tIOFD
IOE register feedback delay
tINCOMB
IOE input pad and buffer to FastTrack Interconnect delay
Table 32. LE Timing Microparameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
相关PDF资料 |
PDF描述 |
|---|---|
| EP4CE75F23C9LN | IC CYCLONE IV FPGA 75K 484FBGA |
| 25LC160CT-I/MNY | IC SRL EEPROM 2KX8 2.5V 8-TDFN |
| EP4CE75F23C8N | IC CYCLONE IV FPGA 75K 484FBGA |
| M1AGL1000V5-FGG256I | IC FPGA 1KB FLASH 1M 256-FBGA |
| M1AGL1000V5-FG256I | IC FPGA 1KB FLASH 1M 256-FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPF10K30ABC356-3 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 216 LABs 246 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF10K30ABI356-3 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Altera Corporation 功能描述: |
| EPF10K30AFC256-1 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 216 LABs 191 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF10K30AFC256-2 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 216 LABs 191 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF10K30AFC256-2N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 216 LABs 191 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。