- 您现在的位置：买卖IC网 > PDF目录97933 > EPM7128ALC84-10 PDF资料下载
参数资料
| 型号： | EPM7128ALC84-10 |
| 文件页数： | 13/60页 |
| 文件大小： | 1030K |
| 代理商： | EPM7128ALC84-10 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
20
Altera Corporation
MAX 7000A Programmable Logic Device Data Sheet
Figure 8 shows timing information for the JTAG signals.
Figure 8. MAX 7000A JTAG Waveforms
Table 8 shows the JTAG timing parameters and values for MAX 7000A
devices.
Note:
(1)
Timing parameters shown in this table apply for all specified VCCIO levels.
Table 8. JTAG Timing Parameters & Values for MAX 7000A Devices Note (1)
Symbol
Parameter
Min
Max
Unit
tJCP
TCK
clock period
100
ns
tJCH
TCK
clock high time
50
ns
tJCL
TCK
clock low time
50
ns
tJPSU
JTAG port setup time
20
ns
tJPH
JTAG port hold time
45
ns
tJPCO
JTAG port clock to output
25
ns
tJPZX
JTAG port high impedance to valid output
25
ns
tJPXZ
JTAG port valid output to high impedance
25
ns
tJSSU
Capture register setup time
20
ns
tJSH
Capture register hold time
45
ns
tJSCO
Update register clock to output
25
ns
tJSZX
Update register high impedance to valid output
25
ns
tJSXZ
Update register valid output to high impedance
25
ns
TDO
TCK
tJPZX
t
JPCO
tJPH
t JPXZ
tJCP
tJPSU
t JCL
tJCH
TDI
TMS
Signal
to Be
Captured
Signal
to Be
Driven
t
JSZX
tJSSU
tJSH
t
JSCO
tJSXZ
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7128ALC84-12 | |
| EPM7128ALC84-6 | |
| EPM7128ALC84-7 | |
| EPM7128ATC100-10 | |
| EPM7128ATC100-12 | |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM7128ALC84-12 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7128ALC84-6 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7128ALC84-7 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7128AT10010 | 制造商:ALTERA 功能描述:NEW |
| EPM7128AT1100-10 | 制造商:Altera Corporation 功能描述: |
发布紧急采购，3分钟左右您将得到回复。