- 您现在的位置：买卖IC网 > PDF目录19548 > EPM7128BTC100-7 (Altera)IC MAX 7000 CPLD 128 100-TQFP PDF资料下载
参数资料
| 型号： | EPM7128BTC100-7 |
| 厂商： | Altera |
| 文件页数： | 35/66页 |
| 文件大小： | 0K |
| 描述： | IC MAX 7000 CPLD 128 100-TQFP |
| 标准包装： | 270 |
| 系列： | MAX® 7000B |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 2.375 V ~ 2.625 V |
| 逻辑元件/逻辑块数目： | 8 |
| 宏单元数： | 128 |
| 门数： | 2500 |
| 输入/输出数： | 84 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页
40
Altera Corporation
MAX 7000B Programmable Logic Device Data Sheet
Table 22. EPM7064B Internal Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
-3
-5
-7
MinMax
tIN
Input pad and buffer delay
0.3
0.5
0.7
ns
tIO
I/O input pad and buffer delay
0.3
0.5
0.7
ns
tFIN
Fast input delay
0.9
1.3
2.0
ns
tFIND
Programmable delay adder for
fast input
1.0
1.5
ns
tSEXP
Shared expander delay
1.5
2.1
3.2
ns
tPEXP
Parallel expander delay
0.4
0.6
0.9
ns
tLAD
Logic array delay
1.4
2.0
3.1
ns
tLAC
Logic control array delay
1.2
1.7
2.6
ns
tIOE
Internal output enable delay
0.1
0.2
0.3
ns
tOD1
Output buffer and pad delay
slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
0.9
1.2
1.8
ns
tOD3
Output buffer and pad delay
slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
5.9
6.2
6.8
ns
tZX1
Output buffer enable delay
slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
1.6
2.2
3.4
ns
tZX3
Output buffer enable delay
slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
6.6
7.2
8.4
ns
tXZ
Output buffer disable delay
C1 = 5 pF
1.6
2.2
3.4
ns
tSU
Register setup time
0.7
1.1
1.6
ns
tH
Register hold time
0.4
0.5
0.9
ns
tFSU
Register setup time of fast input
0.8
1.1
ns
tFH
Register hold time of fast input
1.2
1.4
ns
tRD
Register delay
0.5
0.6
0.9
ns
tCOMB
Combinatorial delay
0.2
0.3
0.5
ns
tIC
Array clock delay
1.2
1.8
2.8
ns
tEN
Register enable time
1.2
1.7
2.6
ns
tGLOB
Global control delay
0.7
1.1
1.6
ns
tPRE
Register preset time
1.0
1.3
1.9
ns
tCLR
Register clear time
1.0
1.3
1.9
ns
tPIA
PIA delay
0.7
1.0
1.4
ns
tLPA
Low-power adder
1.5
2.1
3.2
ns
相关PDF资料 |
PDF描述 |
|---|---|
| RW2-1212D/B | CONV DC/DC 2W 9-18VIN +/-12VOUT |
| XC9536-5VQ44C | IC CPLD 36 MCELL C-TEMP 44-VQFP |
| V375A28E400BL3 | CONVERTER MOD DC/DC 28V 400W |
| RMC43DRTN-S13 | CONN EDGECARD 86POS .100 EXTEND |
| EBM06DRSH | CONN EDGECARD 12POS DIP .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM7128BTC100-7N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7128BTC144-10 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7128BTC144-10N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7128BTC144-4 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7128BTC144-7 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。