- 您现在的位置：买卖IC网 > PDF目录16426 > EVAL-ADAU1401EBZ (Analog Devices Inc)BOARD EVAL FOR ADAU1401 PDF资料下载
参数资料
| 型号： | EVAL-ADAU1401EBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 51/52页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR ADAU1401 |
| 标准包装： | 1 |
| 系列： | SigmaDSP® |
| 主要目的： | 音频编解码器 |
| 嵌入式： | 是，DSP |
| 已用 IC / 零件： | ADAU1401 |
| 主要属性： | 在 50-MIPS 时的 28/56 位音频处理器，2 ADC，4 DAC |
| 次要属性： | 均衡，交叉，低音增强，多频带动态处理，延迟等 |
| 已供物品： | 2 个板，线缆，电源 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页当前第51页第52页
ADAU1401
Data Sheet
Rev. C | Page 8 of 52
REGULATOR
Table 7. Regulator1
Parameter
Min
Typ
Max
Unit
DVDD Voltage
1.7
1.8
1.84
V
1 Regulator specifications are calculated using a Zetex Semiconductors FZT953 transistor in the circuit.
DIGITAL TIMING SPECIFICATIONS
Table 8. Digital Timing1
Limit
Parameter
tMIN
tMAX
Unit
Description
MASTER CLOCK
tMP
36
244
ns
MCLKI period, 512 × fS mode
tMP
48
366
ns
MCLKI period, 384 × fS mode
tMP
73
488
ns
MCLKI period, 256 × fS mode
tMP
291
1953
ns
MCLKI period, 64 × fS mode
SERIAL PORT
tBIL
40
ns
INPUT_BCLK low pulse width
tBIH
40
ns
INPUT_BCLK high pulse width
tLIS
10
ns
INPUT_LRCLK setup; time to INPUT_BCLK rising
tLIH
10
ns
INPUT_LRCLK hold; time from INPUT_BCLK rising
tSIS
10
ns
SDATA_INx setup; time to INPUT_BCLK rising
tSIH
10
ns
SDATA_INx hold; time from INPUT_BCLK rising
tLOS
10
ns
OUTPUT_LRCLK setup in slave mode
tLOH
10
ns
OUTPUT_LRCLK hold in slave mode
tTS
5
ns
OUTPUT_BCLK falling to OUTPUT_LRCLK timing skew
tSODS
40
ns
SDATA_OUTx delay in slave mode; time from OUTPUT_BCLK falling
tSODM
40
ns
SDATA_OUTx delay in master mode; time from OUTPUT_BCLK falling
SPI PORT
fCCLK
6.25
MHz
CCLK frequency
tCCPL
80
ns
CCLK pulse width low
tCCPH
80
ns
CCLK pulse width high
tCLS
0
ns
CLATCH setup; time to CCLK rising
tCLH
100
ns
CLATCH hold; time from CCLK rising
tCLPH
80
ns
CLATCH pulse width high
tCDS
0
ns
CDATA setup; time to CCLK rising
tCDH
80
ns
CDATA hold; time from CCLK rising
tCOD
101
ns
COUT delay; time from CCLK falling
I2C PORT
fSCL
400
kHz
SCL frequency
tSCLH
0.6
μs
SCL high
tSCLL
1.3
μs
SCL low
tSCS
0.6
μs
Setup time, relevant for repeated start condition
tSCH
0.6
μs
Hold time; after this period, the first clock is generated
tDS
100
ns
Data setup time
tSCR
300
ns
SCL rise time
tSCF
300
ns
SCL fall time
tSDR
300
ns
SDA rise time
tSDF
300
ns
SDA fall time
tBFT
0.6
Bus-free time; time between stop and start
相关PDF资料 |
PDF描述 |
|---|---|
| EMC06DREN-S93 | CONN EDGECARD 12POS .100 EYELET |
| EVAL-ADAU1446EBZ | BOARD EVAL FOR ADAU1446 |
| GEA22DTMT | CONN EDGECARD 44POS R/A .125 SLD |
| EMC06DREH-S93 | CONN EDGECARD 12POS .100 EYELET |
| LK2125R27M-T | INDUCTOR MULTILAYER .27UH 0805 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-ADAU1401-EBZ | 制造商:Analog Devices 功能描述:EVALUATION KIT ((NS)) |
| EVAL-ADAU1442EBZ | 功能描述:BOARD EVAL FOR ADAU1442 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:SigmaDSP® 标准包装:1 系列:PCI Express® (PCIe) 主要目的:接口，收发器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要属性:- 次要属性:- 已供物品:板 |
| EVAL-ADAU1446EBZ | 功能描述:BOARD EVAL FOR ADAU1446 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:SigmaDSP® 标准包装:1 系列:PCI Express® (PCIe) 主要目的:接口，收发器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要属性:- 次要属性:- 已供物品:板 |
| EVAL-ADAU1590EBZ | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
| EVAL-ADAU1592EBZ | 制造商:Analog Devices 功能描述:Evaluation Board For ADAU1592 制造商:Analog Devices 功能描述:EVAL BOARD - Boxed Product (Development Kits) |
发布紧急采购，3分钟左右您将得到回复。