参数资料
型号: HD6433837L
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP100
封装: TQFP-100
文件页数: 125/194页
文件大小: 2303K
代理商: HD6433837L
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页当前第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页
21
4. Register Indirect with Post-Increment or Pre-Decrement—@Rn+ or @–Rn:
Register indirect with post-increment—@Rn+
The @Rn+ mode is used with MOV instructions that load registers from memory.
The register field of the instruction specifies a 16-bit general register containing the address of
the operand. After the operand is accessed, the register is incremented by 1 for MOV.B or 2 for
MOV.W. For MOV.W, the original contents of the 16-bit general register must be even.
Register indirect with pre-decrement—@–Rn
The @–Rn mode is used with MOV instructions that store register contents to memory.
The register field of the instruction specifies a 16-bit general register which is decremented by
1 or 2 to obtain the address of the operand in memory. The register retains the decremented
value. The size of the decrement is 1 for MOV.B or 2 for MOV.W. For MOV.W, the original
contents of the register must be even.
5. Absolute Address—@aa:8 or @aa:16: The instruction specifies the absolute address of the
operand in memory.
The absolute address may be 8 bits long (@aa:8) or 16 bits long (@aa:16). The MOV.B and bit
manipulation instructions can use 8-bit absolute addresses. The MOV.B, MOV.W, JMP, and JSR
instructions can use 16-bit absolute addresses.
For an 8-bit absolute address, the upper 8 bits are assumed to be 1 (H'FF). The address range is
H'FF00 to H'FFFF (65280 to 65535).
6. Immediate—#xx:8 or #xx:16: The instruction contains an 8-bit operand (#xx:8) in its second
byte, or a 16-bit operand (#xx:16) in its third and fourth bytes. Only MOV.W instructions can
contain 16-bit immediate values.
The ADDS and SUBS instructions implicitly contain the value 1 or 2 as immediate data. Some bit
manipulation instructions contain 3-bit immediate data in the second or fourth byte of the
instruction, specifying a bit number.
7. Program-Counter Relative—@(d:8, PC): This mode is used in the Bcc and BSR
instructions. An 8-bit displacement in byte 2 of the instruction code is sign-extended to 16 bits and
added to the program counter contents to generate a branch destination address. The possible
branching range is –126 to +128 bytes (–63 to +64 words) from the current address. The
displacement should be an even number.
相关PDF资料
PDF描述
HD6433837SH 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP100
HD64463 MULTIFUNCTION PERIPHERAL, PBGA387
HD6473258CP10 8-BIT, OTPROM, MICROCONTROLLER, PQCC68
HD74AC174T D FLIP-FLOP, PDSO16
HD74HC149FP HC/UH SERIES, 8-BIT ENCODER, PDSO20
相关代理商/技术参数
参数描述
HD6433837S 制造商:未知厂家 制造商全称:未知厂家 功能描述:H8/3834 Series H8/3837 HD6433837.HD6433837S.HD64473837. H8/3836 HD6433836.HD6433836S H8/3835 HD6433835.HD6433835S H8/3834 HD6433834.HD633834S.HD6473834 H8/3833 HD6433833.HD6433833S H8/3832 HD6433832S Hardware Manual
HD6433837SD 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:single-chip microcomputers
HD6433837SE 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:single-chip microcomputers
HD6433837SF 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:single-chip microcomputers
HD6433837SH 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:single-chip microcomputers