- 您现在的位置：买卖IC网 > PDF目录370740 > HY5DV651622T-G6 DDR Synchronous DRAM PDF资料下载
参数资料
| 型号： | HY5DV651622T-G6 |
| 英文描述： | DDR Synchronous DRAM |
| 中文描述： | DDR同步DRAM |
| 文件页数： | 16/27页 |
| 文件大小： | 273K |
| 代理商： | HY5DV651622T-G6 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页
Rev. 0.3/May. 02
16
HY5DV281622AT
7.
Issue 2 or more Auto Refresh commands.
8.
Issue a Mode Register Set command to initialize the mode register with bit A8 = Low.
Power-Up Sequence
/CLK
CLK
VDD
LDQS,
UDQS
DQ’s
MRS
AREF
PRE
NOP
≈
MRS
EMRS
PRE
NOP
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
VDDQ
VREF
CKE
CMD
BA0,BA1
A10
ADDR
LDM,UDM
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
tVTD
T=200usec
tMRD
200 cycles of CK*
tRP
tRFC
Power up
VDD and CK stable
Precharge All
EMRS Set
MRS Set
Reset DLL
(with A8=H)
Precharge All
2 or more
Auto Refresh
MRS Set
(with A8=L)
*200 cycles of CK are required (for DLL locking) before any executable command can be applied.
VTT
tRP
tIS tIH
相关PDF资料 |
PDF描述 |
|---|---|
| HY5DV651622T-G7 | DDR Synchronous DRAM |
| HY5PS121623F | 32Mx16|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS121623LF | 32Mx16|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS12423F | 128Mx4|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS12423LF | 128Mx4|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HY5DV651622T-G7 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:DDR Synchronous DRAM |
| HY5DW113222FM | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
| HY5DW113222FM-2 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
| HY5DW113222FM-22 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
| HY5DW113222FM-25 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
发布紧急采购，3分钟左右您将得到回复。