- 您现在的位置：买卖IC网 > PDF目录370740 > HY5PS12823F 64Mx8|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M PDF资料下载
参数资料
| 型号： | HY5PS12823F |
| 英文描述： | 64Mx8|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| 中文描述： | 64Mx8 | 1.8 | 8K的| D43/D44/D54/D55 |的DDR II内存- 512M |
| 文件页数： | 3/66页 |
| 文件大小： | 862K |
| 代理商： | HY5PS12823F |
第1页第2页当前第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页
Rev. 0.52/Nov. 02 3
HY5PS12423(L)F
HY5PS12823(L)F
HY5PS121623(L)F
KEY FEATURES Preliminary
VDD = 1.8V, 2.5V (Optional)
VDDQ = 1.8V +/- 0.1V
All inputs and outputs are compatible with SSTL_18 interface
Fully differential clock inputs (CK, /CK) operation
Double data rate interface
Source synchronous - data transaction aligned to bidirectional data strobe (DQS, DQS)
Differential Data Strobe (DQS, DQS)
Data outputs on DQS, DQS edges when read (edged DQ) Data inputs on DQS centers when write (centered DQ)
On chip DLL align DQ, DQS and DQS transition with CK transition
DM mask write data-in at the both rising and falling edges of the data strobe
All addresses and control inputs except data, data strobes and data masks latched on the rising edges of the clock
Programmable CAS latency 3, 4 and 5 supported
Programmable Additive latency 0, 1, 2, 3, 4 and 5 supported
Programmable burst length 4 / 8 with both nibble sequential and interleave mode
Internal four bank operations with single pulsed RAS
Auto refresh and self refresh supported
Programmable tRAS supported
8K refresh cycles / 64ms
JEDEC standard 60ball FBGA(x4/x8) & 84bal FBGA(x16)l
Full strength driver option controlled by EMRS
On Die Termination supported
Off Chip Driver Impedance Adjustment supported
Read Data Strobe supported (x8 only)
ORDERING INFORMATION
* X means speed grade
Part No.
Configuration
Package
HY5PS12423(L)F-X*
128Mx4
60 Ball
FBGA
HY5PS12823(L)F-X*
64Mx8
HY5PS121623(L)F -X*
32Mx16
84Ball
FBGA
OPERATING FREQUENCY
Grade
tCK(ns)
CL
tRCD
tRP
Unit
-D43
5
3
3
3
Clk
-D44
5
4
4
4
Clk
-D54
3.75
4
4
4
Clk
-D55
3.75
5
5
5
Clk
相关PDF资料 |
PDF描述 |
|---|---|
| HY5PS12823LF | 64Mx8|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5P | Current Transducers HY 5 to 25-P/SP1 |
| HY5R256HC | -|2.5V|8K|40|Direct RDRAM - 256M |
| HY5R288HC | -|2.5V|8K|40|Direct RDRAM - 288M |
| HY5V16CF | 1Mx16|3.3V|4K|H|SDR SDRAM - 16M |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HY5PS12823LF | 制造商:未知厂家 制造商全称:未知厂家 功能描述:64Mx8|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS1G1631AFP | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:1Gb DDR2 SDRAM |
| HY5PS1G1631AFP-Y5 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:1Gb DDR2 SDRAM |
| HY5PS1G1631ALFP | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:1Gb DDR2 SDRAM |
| HY5PS1G1631ALFP-Y5 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:1Gb DDR2 SDRAM |
发布紧急采购，3分钟左右您将得到回复。