- 您现在的位置：买卖IC网 > PDF目录2073 > ICS844003BG-01LF (IDT, Integrated Device Technology Inc)IC SYNTHESIZER 3LVDS 24-ETSSOP PDF资料下载
参数资料
| 型号： | ICS844003BG-01LF |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 5/19页 |
| 文件大小： | 0K |
| 描述： | IC SYNTHESIZER 3LVDS 24-ETSSOP |
| 产品培训模块： | PCI-Express |
| 标准包装： | 62 |
| 系列： | HiPerClockS™, FemtoClock™ |
| 类型： | 频率合成器 |
| PLL： | 带旁路 |
| 输入： | LVCMOS，LVTTL，晶体 |
| 输出： | LVDS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:3 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 680MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 24-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | 24-TSSOP |
| 包装： | 管件 |
| 其它名称： | 844003BG-01LF |
ICS844003-01
FEMTOCLOCKSCRYSTAL-TO- LVDS FREQUENCY SYNTHESIZER
IDT / ICS LVDS FREQUENCY SYNTHESIZER
13
ICS844003BG-01 REV. A AUGUST 21, 2008
Recommendations for Unused Input and Output Pins
Inputs:
Crystal Inputs
For applications not requiring the use of the crystal oscillator input,
both XTAL_IN and XTAL_OUT can be left floating. Though not
required, but for additional protection, a 1k
resistor can be tied
from XTAL_IN to ground.
REF_CLK Input
For applications not requiring the use of the reference clock,
it can be left floating. Though not required, but for additional
protection, a 1k
resistor can be tied from the REF_CLK to
ground.
LVCMOS Control Pins
All control pins have internal pullups or pulldowns; additional
resistance is not required but can be added for additional
protection. A 1k
resistor can be used.
Outputs:
LVDS Outputs
All unused LVDS output pairs can be either left floating or
terminated with 100
across. If they are left floating, we
recommend that there is no trace attached.
3.3V LVDS Driver Termination
A general LVDS interface is shown in Figure 4 In a 100
differential
transmission line environment, LVDS drivers require a matched
load termination of 100
across near the receiver input. For a
multiple LVDS outputs buffer, if only partial outputs are used, it is
recommended to terminate the unused outputs.
Figure 4. Typical LVDS Driver Termination
3.3V
LVDS Driver
R1
100
–
+
3.3V
50
50
100
Differential Transmission Line
相关PDF资料 |
PDF描述 |
|---|---|
| ICS844008AKI-46LFT | IC CLK GEN 8LVDS 32-VFQFPN |
| ICS844008BYI-15LFT | IC SYNTHESIZER 8LVDS 32-LQFP |
| ICS844031BGI-01LF | IC CLK GEN ETHERNET 8TSSOP |
| ICS845252AKILF | IC CLK GENERATOR CML 32VFQFN |
| ICS850S1201BGILF | IC CLOCK MUX 12:1 250MHZ 20TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS844003BG-01LFT | 功能描述:IC SYNTHESIZER 3LVDS 24-ETSSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:HiPerClockS™, FemtoClock™ 标准包装:1,000 系列:- 类型:时钟/频率合成器，扇出分配 PLL:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 除法器/乘法器:- 电源电压:- 工作温度:- 安装类型:表面贴装 封装/外壳:56-VFQFN 裸露焊盘 供应商设备封装:56-VFQFP-EP（8x8） 包装:带卷 (TR) 其它名称:844S012AKI-01LFT |
| ICS844003BGI-01LF | 功能描述:IC SYNTHESIZER 3LVDS 24-ETSSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:HiPerClockS™, FemtoClock™ 标准包装:2,000 系列:- 类型:PLL 频率合成器 PLL:是 输入:晶体 输出:时钟 电路数:1 比率 - 输入:输出:1:1 差分 - 输入:输出:无/无 频率 - 最大:1GHz 除法器/乘法器:是/无 电源电压:4.5 V ~ 5.5 V 工作温度:-20°C ~ 85°C 安装类型:表面贴装 封装/外壳:16-LSSOP（0.175"，4.40mm 宽） 供应商设备封装:16-SSOP 包装:带卷 (TR) 其它名称:NJW1504V-TE1-NDNJW1504V-TE1TR |
| ICS844003BGI-01LFT | 功能描述:IC SYNTHESIZER 3LVDS 24-ETSSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:HiPerClockS™, FemtoClock™ 标准包装:1,000 系列:- 类型:时钟/频率合成器，扇出分配 PLL:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 除法器/乘法器:- 电源电压:- 工作温度:- 安装类型:表面贴装 封装/外壳:56-VFQFN 裸露焊盘 供应商设备封装:56-VFQFP-EP（8x8） 包装:带卷 (TR) 其它名称:844S012AKI-01LFT |
| ICS844003EGI-01LF | 功能描述:IC SYNTHESIZER 2LVDS 24-TSSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:FemtoClock™ 标准包装:1,000 系列:Precision Edge® 类型:时钟/频率合成器 PLL:无 输入:CML，PECL 输出:CML 电路数:1 比率 - 输入:输出:2:1 差分 - 输入:输出:是/是 频率 - 最大:10.7GHz 除法器/乘法器:无/无 电源电压:2.375 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:16-VFQFN 裸露焊盘，16-MLF? 供应商设备封装:16-MLF?（3x3） 包装:带卷 (TR) 其它名称:SY58052UMGTRSY58052UMGTR-ND |
| ICS844004AG-01LF | 制造商:Integrated Device Technology Inc 功能描述: |
发布紧急采购，3分钟左右您将得到回复。