- 您现在的位置：买卖IC网 > PDF目录4116 > IDT71342SA35J8 (IDT, Integrated Device Technology Inc)IC SRAM 32KBIT 35NS 52PLCC PDF资料下载
参数资料
| 型号： | IDT71342SA35J8 |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 9/14页 |
| 文件大小： | 0K |
| 描述： | IC SRAM 32KBIT 35NS 52PLCC |
| 标准包装： | 400 |
| 格式 - 存储器： | RAM |
| 存储器类型： | SRAM - 双端口，异步 |
| 存储容量： | 32K (4K x 8) |
| 速度： | 35ns |
| 接口： | 并联 |
| 电源电压： | 4.5 V ~ 5.5 V |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 52-LCC（J 形引线） |
| 供应商设备封装： | 52-PLCC（19x19） |
| 包装： | 带卷 (TR) |
| 其它名称： | 71342SA35J8 |
IDT71342SA/LA
High-Speed 4K x 8 Dual-Port Static RAM with Semaphore
Industrial and Commercial Temperature Ranges
TIMING WAVEFORM OF WRITE CYCLE NO. 1, R/ W CONTROLLED TIMING (1,5,8)
t WC
ADDRESS
t AS (6)
OE
CE or SEM
(9)
t AW
t WR
(3)
R/ W
t WP (2)
t HZ
(7)
DATA OUT
t LZ
t WZ (7)
(4)
t DW
t OW
t DH
(4)
t HZ (7)
DATA IN
2721 drw 10
Timing Waveform of Write Cycle No. 2, CE Controlled Timing (1, 5)
t WC
ADDRESS
t AW
CE or SEM
(9)
t AS
(6)
t EW
(2)
t WR
(3)
R/ W
t DW
t DH
DATA IN
2721 drw 11
NOTES:
1. R/ W or CE must be HIGH during all address transitions.
2. A write occurs during the overlap (t EW or t WP ) of either CE or SEM = V IL and R/ W = V IL .
3. t WR is measured from the earlier of CE or R/ W going HIGH to the end-of-write cycle.
4. During this period, the I/O pins are in the output state, and input signals must not be applied.
5. If the CE LOW transition occurs simultaneously with or after the R/ W LOW transition, the outputs remain in the High-impedance state.
6. Timing depends on which enable signal ( CE or R/ W ) is asserted last.
7. This parameter is guaranteed by device characterization, but is not production tested. Transition is measured 0mV from steady state with the Output Test Load
(Figure 2).
8. If OE is LOW during a R/ W controlled write cycle, the write pulse width must be the larger of t WP or (t WZ + t DW ) to allow the I/O drivers to turn off data to be placed on the bus
for the required t DW . If OE is HIGH during an R/ W controlled write cycle, this requirement does not apply and the write pulse can be as short as the specified t WP .
9. To access SRAM, CE =V IL and SEM = V IH . To access semaphore, CE = V IH and SEM = V IL . Either condition must be valid for the entire t EW time.
9
6.42
相关PDF资料 |
PDF描述 |
|---|---|
| FMC35DRXH | CONN EDGECARD 70POS DIP .100 SLD |
| ABB70DHBR | CONN EDGECARD 140PS R/A .050 SLD |
| 2-1734742-0 | CONN FPC/ZIF 20POS .5MM VERT SMD |
| AMM12DREN | CONN EDGECARD 24POS .156 EYELET |
| AMM12DREH | CONN EDGECARD 24POS .156 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT71342SA35PF | 功能描述:IC SRAM 32KBIT 35NS 64TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:72 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 同步 存储容量:9M（256K x 36） 速度:75ns 接口:并联 电源电压:3.135 V ~ 3.465 V 工作温度:-40°C ~ 85°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:71V67703S75PFGI |
| IDT71342SA35PF8 | 功能描述:IC SRAM 32KBIT 35NS 64TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:72 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 同步 存储容量:9M（256K x 36） 速度:75ns 接口:并联 电源电压:3.135 V ~ 3.465 V 工作温度:-40°C ~ 85°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:71V67703S75PFGI |
| IDT71342SA45J | 功能描述:IC SRAM 32KBIT 45NS 52PLCC RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:72 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 同步 存储容量:9M（256K x 36） 速度:75ns 接口:并联 电源电压:3.135 V ~ 3.465 V 工作温度:-40°C ~ 85°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:71V67703S75PFGI |
| IDT71342SA45J8 | 功能描述:IC SRAM 32KBIT 45NS 52PLCC RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,000 系列:MoBL® 格式 - 存储器:RAM 存储器类型:SRAM - 异步 存储容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并联 电源电压:2.2 V ~ 3.6 V 工作温度:-40°C ~ 85°C 封装/外壳:48-VFBGA 供应商设备封装:48-VFBGA（6x8） 包装:带卷 (TR) |
| IDT71342SA55J | 功能描述:IC SRAM 32KBIT 55NS 52PLCC RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,000 系列:MoBL® 格式 - 存储器:RAM 存储器类型:SRAM - 异步 存储容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并联 电源电压:2.2 V ~ 3.6 V 工作温度:-40°C ~ 85°C 封装/外壳:48-VFBGA 供应商设备封装:48-VFBGA（6x8） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。