- 您现在的位置：买卖IC网 > PDF目录377488 > IDT82V2058DA (INTEGRATED DEVICE TECHNOLOGY INC) OCTAL E1 SHORT HAUL LINE INTERFACE UNIT PDF资料下载
参数资料
| 型号： | IDT82V2058DA |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | OCTAL E1 SHORT HAUL LINE INTERFACE UNIT |
| 中文描述： | DATACOM, PCM TRANSCEIVER, PQFP144 |
| 封装： | TQFP-144 |
| 文件页数： | 21/375页 |
| 文件大小： | 2430K |
| 代理商： | IDT82V2058DA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页当前第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页
IDT82P2281
SINGLE T1/E1/J1 LONG HAUL / SHORT HAUL TRANSCEIVER
Functional Description
10
October 7, 2003
3
FUNCTIONAL DESCRIPTION
The IDT82P2281 is a highly featured single device solution for T1/
E1/J1 trunks. The configuration is performed through an SPI or parallel
microprocessor interface.
LINE INTERFACE - RECEIVE PATH
In the receive path, the signals from the line side are coupled into
the RTIP and RRING pins and pass through an Impedance Terminator.
An Adaptive Equalizer is provided to increase the sensitivity for small
signals. Clock and data are recovered from the digital pulses output from
the slicer. After passing through the Receive Jitter Attenuator (can be
enabled or disabled), the recovered data is decoded using B8ZS (for T1/
J1) / HDB3 (for E1) or AMI line code rules and clocked into the Frame
Processor. Loss of signal, line code violations and excessive zero are
detected.
FRAMER - RECEIVE PATH
In T1/J1 Mode, the recovered data and clock can be configured in
Super Frame (SF), Extended Super Frame (ESF), T1 Digital Multiplexer
(DM) or Switch Line Carrier - 96 (SLC-96) formats. (The T1 DM and
SLC-96 formats only exist in T1 mode). The framing can also be
bypassed (unframed mode). The Framer detects and indicates the out
of SF/ESF/DM/SLC-96 synchronization event, the Yellow, Red and AIS
alarms. The Framer also detects the presence of inband loopback codes
and bit-oriented messages. Frame Alignment Signal errors, CRC-6
errors, out of SF/ESF/T1 DM/SLC-96 events and Frame Alignment posi-
tion changes are counted. Up to three HDLC links (in ESF and T1 DM
format) or two HDLC links (in SF and SLC-96 format) are provided to
extract the HDLC message on the DL bit (in ESF format) / D bit in CH24
(in T1 DM format) or any arbitrary position. In the T1/J1 receive path,
signaling debounce, signaling freeze, idle code substitution, digital milli-
watt code insertion, idle code insertion, data inversion and pattern gen-
eration or detection are supported on a per-channel basis. An Elastic
Store Buffer that supports controlled slip and adaptation to backplane
timing may be enabled. In the Receive System Interface, various operat-
ing modes can be selected to output signals to the system.
In E1 Mode, the recovered data and clock can be configured to
frame to Basic Frame, CRC Multi-Frame and Signaling Multi-Frame.
The framing can be bypassed (unframed mode). The Framer detects
and indicates the following event: out of Basic Frame Sync, out of CRC
Multi-Frame, out of Signaling Multi-Frame, Remote Alarm Indication sig-
nal and Remote Signaling Multi-Frame Alarm Indication signal. The
Framer also monitors Red and AIS alarms. Basic Frame Alignment Sig-
nal errors, Far End Block Errors (FEBE) and CRC errors are counted.
Up to three HDLC links are provided to extract the HDLC message on
TS16, the Sa National bits or any arbitrary timeslot. In the E1 receive
path, signaling debounce, signaling freezing, idle code substitution, digi-
tal milliwatt code insertion, trunk conditioning, data inversion and pattern
generation or detection are also supported on a per-timeslot basis. An
Elastic Store Buffer that supports slip buffering and adaptation to back-
plane timing may be enabled. In the Receive System Interface, various
operating modes can be selected to output signals to the system.
SYSTEM INTERFACE
On the system side, if the device is in T1/J1 mode, the data stream
of 1.544 Mbit/s can be converted to/from the data stream of 2.048 Mbit/s
by software configuration. In addition, the link can be multiplexed to or
de-multiplexed from a 8.192 Mbit/s bus. If the device is in E1 mode, the
link can be multiplexed to or de-multiplexed from a 8.192 Mbit/s bus.
FRAMER - TRANSMIT PATH
In the transmit path, the Transmit System Interface inputs the sig-
nals with various operating modes. In T1/J1 mode, the signals can be
processed by a Transmit Payload Control to execute the signaling inser-
tion, idle code substitution, data insertion, data inversion and test pattern
generation or detection on a per-channel basis. The transmit path of
each transceiver can be configured to generate SF, ESF, T1 DM or SLC-
96. The framer can also be disabled (unframed mode). The Framer can
transmit Yellow alarm and AIS alarm. Inband loopback codes and bit ori-
ented message can be transmitted. Up to three HDLC links (in ESF and
T1 DM format) or two HDLC links (in SF and SLC-96 format) are pro-
vided to insert the HDLC message on the DL bit (in ESF format) / D bit in
CH24 (in T1 DM format) or any arbitrary position. After passing through
a Transmit Buffer, the processed data and clock are input to the
Encoder.
In E1 mode, the signals can be processed by a Transmit Payload
Control to execute the signaling insertion, idle code substitution, data
insertion, data inversion and test pattern generation or detection on a
per-timeslot basis. The transmit path of each transceiver can be config-
ured to generate Basic Frame, CRC Multi-Frame and Signaling Multi-
Frame. The framer can be disabled (unframed mode). The Framer can
transmit Remote Alarm Indication signal, the Remote Signaling Multi-
Frame Alarm Indication signal, AIS alarm and FEBE. Three HDLC links
are provided to insert the HDLC message on TS16, the Sa National bits
or any arbitrary timeslot. The processed data and clock are input to the
Encoder.
LINE INTERFACE - TRANSMIT PATH
The data is encoded using AMI or B8ZS (for T1/J1) and HDB3 (for
E1) line code rules. The Transmit Jitter Attenuator, if enabled, is pro-
vided with a FIFO in the transmit data path. A de-jittered clock is gener-
ated by an integrated digital phase-locked loop and is used to read data
from the FIFO. The shapes of the pulses are user programmable to
ensure that the T1/E1/J1 pulse template is met after the signal passing
through different cable lengths and types. Bipolar violation can be
inserted for diagnostic purposes if AMI line code rule is enabled. The
signal is transmitted on the TTIP and TRING pins through an Impedance
Terminator.
相关PDF资料 |
PDF描述 |
|---|---|
| IDT82V2608BB | INVERSE MULTIPLEXING FOR ATM |
| IDT82V2608 | INVERSE MULTIPLEXING FOR ATM |
| IDT82V3001A | WAN PLL WITH SINGLE REFERENCE INPUT |
| IDT82V3001APV | WAN PLL WITH SINGLE REFERENCE INPUT |
| IDT82V3002A | WAN PLL WITH DUAL REFERENCE INPUTS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V2058DABLANK | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:OCTAL E1 SHORT HAUL LINE INTERFACE UNIT |
| IDT82V2058DAG | 功能描述:IC LIU E1 8CH SHORT HAUL 144TQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:250 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:带卷 (TR) |
| IDT82V2058DAGBLANK | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:OCTAL E1 SHORT HAUL LINE INTERFACE UNIT |
| IDT82V2058LBB | 功能描述:IC LIU E1 8CH SHORT HAUL 160-BGA RoHS:否 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:250 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:带卷 (TR) |
| IDT82V2058LBBG | 功能描述:IC LIU E1 8CH SHORT HAUL 160-BGA RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:250 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。