- 您现在的位置：买卖IC网 > PDF目录67716 > IDTCV128PAG8 (INTEGRATED DEVICE TECHNOLOGY INC) CV128 SERIES, PLL BASED CLOCK DRIVER, 12 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO56 PDF资料下载
参数资料
| 型号： | IDTCV128PAG8 |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 时钟及定时 |
| 英文描述： | CV128 SERIES, PLL BASED CLOCK DRIVER, 12 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO56 |
| 封装： | GREEN, TSSOP-56 |
| 文件页数： | 1/11页 |
| 文件大小： | 75K |
| 代理商： | IDTCV128PAG8 |
COMMERCIALTEMPERATURERANGE
IDTCV128
1-TO-12DIFFERENTIALCLOCKBUFFER
1
IDT CONFIDENTIAL
SEPTEMBER 2005
IDTCV128
ADVANCE
INFORMATION
COMMERCIAL TEMPERATURE RANGE
1-TO-12 DIFFERENTIAL
CLOCK BUFFER
The IDT logo is a registered trademark of Integrated Device Technology, Inc.
2005 Integrated Device Technology, Inc.
DSC-6743/9
DESCRIPTION:
The CV128 differential buffer complies with Intel DB1200G rev. 0.5, and is
designedtoworkinconjunctionwiththemainclockofCK409,CK410/CK410M
and CK410B etc., PLL is off in bypass mode and no clock detect.
FEATURES:
Compliant with Intel DB1200G rev. 0.5
DIF Clock Support
12differential clock output pairs @ 0.7 V
50 ps skew performance (same gear)
OE pin Control of All Outputs
3.3 V Operation
Gear Ratio supporting generation of clocks at a different
frequency ratioed from the input.
Split outputs supporting options of 2 outputs @1:1 and
remaining 10 pairs at an alternate gear
Pin level OE control of individual outputs
Multiple output frequency options up to 400Mhz as a gear ratio
of input clocks of 100-400Mhz
Output is HCSL compatible
SMBus Programmable configurations
PLL Bypass Configurable
SMBus address configurable to allow multiple buffer control in
a single control network
Programmable Bandwidth
Glitchfree transition between frequency states
Available in SSOP and TSSOP packages
DIF_0
DIF_0#
DIF_1
DIF_1#
DIF_2
DIF_2#
DIF_3
DIF_3#
DIF_4
DIF_4#
DIF_5
DIF_5#
DIF_6
DIF_6#
DIF_7
DIF_7#
DIF_8
DIF_8#
DIF_9
DIF_9#
DIF_10
DIF_10#
DIF_11
DIF_11#
PLL
Output
Buffer
SCL
SDA
CLK_IN#
CLK_IN
Output
Control
HIGH_BW#
SA_2/PLL/BYPASS#
OE[9:0]#
VTT_PWRGD#/PWRDWN
SM Bus
Controller
OE_10_11#
FUNCTIONAL BLOCK DIAGRAM
相关PDF资料 |
PDF描述 |
|---|---|
| IDTCV128PV | CV128 SERIES, PLL BASED CLOCK DRIVER, 12 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO56 |
| IDTCV132APV8 | 200 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| IDTCV133PAG | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| IDTCV137PV | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| IDTCV142PAG | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDTCV128PVG | 功能描述:IC CLK BUFFER 1-12 DIFF 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| IDTCV128PVG8 | 功能描述:IC CLK BUFFER 1-12 DIFF 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| IDTCV132BPVG | 功能描述:IC FLEXPC CLK PROGR P4 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:FlexPC™ 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| IDTCV132BPVG8 | 功能描述:IC FLEXPC CLK PROGR P4 56-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:FlexPC™ 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| IDTCV133PAG | 功能描述:IC FLEXPC CLK PROGR P4 56-TSSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:FlexPC™ 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
发布紧急采购，3分钟左右您将得到回复。