- 您现在的位置：买卖IC网 > PDF目录20446 > IPR-NIOS (Altera)IP NIOS II MEGACORE RENEW PDF资料下载
参数资料
| 型号： | IPR-NIOS |
| 厂商： | Altera |
| 文件页数： | 56/288页 |
| 文件大小： | 0K |
| 描述： | IP NIOS II MEGACORE RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页当前第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页
3–16
Chapter 3: Programming Model
Registers
Software writes to the VPN field when writing a TLB entry. Hardware writes to the VPN
field on a fast TLB miss exception, a TLB permission violation exception, or on a TLB
read operation. The VPN field is not written on any exceptions taken when an
exception is already active, that is, when status.EH is already one.
The tlbacc Register
The tlbacc register is used to access TLB entries and is only available in systems with
an MMU. The tlbacc register holds values that software will write into a TLB entry or
has previously read from a TLB entry. The tlbacc register provides access to only a
portion of a complete TLB entry. pteaddr.VPN and tlbmisc.PID hold the remaining
TLB entry fields.
Table 3–15. tlbacc Control Register Fields
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
IG
C
R
W
X
G
PFN
Issuing a wrctl instruction to the tlbacc register writes the tlbacc register with the
specified value. If tlbmisc.WE = 1, the wrctl instruction also initiates a TLB write
operation, which writes a TLB entry. The TLB entry written is specified by the line
portion of pteaddr.VPN and the tlbmisc.WAY field. The value written is specified by
the value written into tlbacc along with the values of pteaddr.VPN and tlbmisc.PID .
A TLB write operation also increments tlbmisc.WAY , allowing software to quickly
modify TLB entries.
Issuing a rdctl instruction to the tlbacc register returns the value of the tlbacc
register. The tlbacc register is written by hardware when software triggers a TLB
read operation (that is, when wrctl sets tlbmisc.RD to one).
Table 3–16. tlbacc Control Register Field Descriptions
Field
IG
C
R
W
X
G
PFN
Description
IG is ignored by hardware and available to hold operating system
specific information. Read as zero but can be written as nonzero.
C is the data cacheable flag. When C = 0, data accesses are
uncacheable. When C = 1, data accesses are cacheable.
R is the readable flag. When R = 0, load instructions are not allowed
to access memory. When R = 1, load instructions are allowed to
access memory.
W is the writable flag. When W = 0, store instructions are not allowed
to access memory. When W = 1, store instructions are allowed to
access memory.
X is the executable flag. When X = 0, instructions are not allowed to
execute. When X = 1, instructions are allowed to execute.
G is the global flag. When G = 0, tlbmisc.PID is included in the
TLB lookup. When G = 1, tlbmisc.PID is ignored and only the
virtual page number is used in the TLB lookup.
PFN is the physical frame number field. All unused upper bits must
be zero.
Access
Read/Write
Read/Write
Read/Write
Read/Write
Read/Write
Read/Write
Read/Write
Reset
0
0
0
0
0
0
0
Available
Only with
MMU
Only with
MMU
Only with
MMU
Only with
MMU
Only with
MMU
Only with
MMU
Only with
MMU
Nios II Processor Reference Handbook
February 2014 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| S101K29SL0N6TK5R | CAP CER 100PF 1KV 10% RADIAL |
| R1S12-1224/HP | CONV DC/DC 1W 12VIN 24VOUT |
| R1S12-1215/HP | CONV DC/DC 1W 12VIN 15VOUT |
| 346-070-540-804 | CARDEDGE 70POS DUAL .125 GREEN |
| S820K29SL0N6TJ5R | CAP CER 82PF 1KV 10% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPROBER 520 | 制造商:TTi-Thurlby Thandar Instruments 功能描述:Bulk 制造商:Aim & Thurlby Thandar Instruments 功能描述:PROBE, CURRENT, POSITIONAL, ON PCB TRACK 制造商:Aim & Thurlby Thandar Instruments 功能描述:PROBE, CURRENT, 5MHZ, 2M; Test Probe Ratio:-; Connector Type A:-; Connector Type B:-; Lead Length:2m; Bandwidth:5MHz; SVHC:No SVHC (19-Dec-2012) ;RoHS Compliant: NA |
| IPR-PCI/MT32 | 功能描述:开发软件 PCI 32b MasterTarget MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-PCI/MT64 | 功能描述:开发软件 PCI 64b MasterTarget MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-PCI/T32 | 功能描述:开发软件 PCI 32-bit Target MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-PCI/T64 | 功能描述:开发软件 PCI 64-bit Target MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。