参数资料
型号: IS80C52CXXX-16SHXXX:D
厂商: TEMIC SEMICONDUCTORS
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQCC44
文件页数: 216/310页
文件大小: 4427K
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页当前第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页
293
7799D–AVR–11/10
ATmega8U2/16U2/32U2
ROL
Rd
Rotate Left Through Carry
Rd(0)
C,Rd(n+1) Rd(n),CRd(7)
Z,C,N,V
1
ROR
Rd
Rotate Right Through Carry
Rd(7)
C,Rd(n) Rd(n+1),CRd(0)
Z,C,N,V
1
ASR
Rd
Arithmetic Shift Right
Rd(n)
Rd(n+1), n=0..6
Z,C,N,V
1
SWAP
Rd
Swap Nibbles
Rd(3..0)
Rd(7..4),Rd(7..4)Rd(3..0)
None
1
BSET
s
Flag Set
SREG(s)
1
SREG(s)
1
BCLR
s
Flag Clear
SREG(s)
0
SREG(s)
1
BST
Rr, b
Bit Store from Register to T
T
Rr(b)
T
1
BLD
Rd, b
Bit load from T to Register
Rd(b)
T
None
1
SEC
Set Carry
C
1C
1
CLC
Clear Carry
C
0
C
1
SEN
Set Negative Flag
N
1N
1
CLN
Clear Negative Flag
N
0
N
1
SEZ
Set Zero Flag
Z
1Z
1
CLZ
Clear Zero Flag
Z
0
Z
1
SEI
Global Interrupt Enable
I
1I
1
CLI
Global Interrupt Disable
I
0
I
1
SES
Set Signed Test Flag
S
1S
1
CLS
Clear Signed Test Flag
S
0
S
1
SEV
Set Twos Complement Overflow.
V
1V
1
CLV
Clear Twos Complement Overflow
V
0
V
1
SET
Set T in SREG
T
1T
1
CLT
Clear T in SREG
T
0
T
1
SEH
Set Half Carry Flag in SREG
H
1H
1
CLH
Clear Half Carry Flag in SREG
H
0
H
1
DATA TRANSFER INSTRUCTIONS
MOV
Rd, Rr
Move Between Registers
Rd
Rr
None
1
MOVW
Rd, Rr
Copy Register Word
Rd+1:Rd
Rr+1:Rr
None
1
LDI
Rd, K
Load Immediate
Rd
K
None
1
LD
Rd, X
Load Indirect
Rd
(X)
None
2
LD
Rd, X+
Load Indirect and Post-Inc.
Rd
(X), X X + 1
None
2
LD
Rd, - X
Load Indirect and Pre-Dec.
X
X - 1, Rd (X)
None
2
LD
Rd, Y
Load Indirect
Rd
(Y)
None
2
LD
Rd, Y+
Load Indirect and Post-Inc.
Rd
(Y), Y Y + 1
None
2
LD
Rd, - Y
Load Indirect and Pre-Dec.
Y
Y - 1, Rd (Y)
None
2
LDD
Rd,Y+q
Load Indirect with Displacement
Rd
(Y + q)
None
2
LD
Rd, Z
Load Indirect
Rd
(Z)
None
2
LD
Rd, Z+
Load Indirect and Post-Inc.
Rd
(Z), Z Z+1
None
2
LD
Rd, -Z
Load Indirect and Pre-Dec.
Z
Z - 1, Rd (Z)
None
2
LDD
Rd, Z+q
Load Indirect with Displacement
Rd
(Z + q)
None
2
LDS
Rd, k
Load Direct from SRAM
Rd
(k)
None
2
ST
X, Rr
Store Indirect
(X)
Rr
None
2
ST
X+, Rr
Store Indirect and Post-Inc.
(X)
Rr, X X + 1
None
2
ST
- X, Rr
Store Indirect and Pre-Dec.
X
X - 1, (X) Rr
None
2
ST
Y, Rr
Store Indirect
(Y)
Rr
None
2
ST
Y+, Rr
Store Indirect and Post-Inc.
(Y)
Rr, Y Y + 1
None
2
ST
- Y, Rr
Store Indirect and Pre-Dec.
Y
Y - 1, (Y) Rr
None
2
STD
Y+q,Rr
Store Indirect with Displacement
(Y + q)
Rr
None
2
ST
Z, Rr
Store Indirect
(Z)
Rr
None
2
ST
Z+, Rr
Store Indirect and Post-Inc.
(Z)
Rr, Z Z + 1
None
2
ST
-Z, Rr
Store Indirect and Pre-Dec.
Z
Z - 1, (Z) Rr
None
2
STD
Z+q,Rr
Store Indirect with Displacement
(Z + q)
Rr
None
2
STS
k, Rr
Store Direct to SRAM
(k)
Rr
None
2
LPM
Load Program Memory
R0
(Z)
None
3
LPM
Rd, Z
Load Program Memory
Rd
(Z)
None
3
LPM
Rd, Z+
Load Program Memory and Post-Inc
Rd
(Z), Z Z+1
None
3
SPM
Store Program Memory
(Z)
R1:R0
None
-
IN
Rd, P
In Port
Rd
P
None
1
OUT
P, Rr
Out Port
P
Rr
None
1
PUSH
Rr
Push Register on Stack
STACK
Rr
None
2
POP
Rd
Pop Register from Stack
Rd
STACK
None
2
MCU CONTROL INSTRUCTIONS
NOP
No Operation
None
1
SLEEP
Sleep
(see specific descr. for Sleep function)
None
1
WDR
Watchdog Reset
(see specific descr. for WDR/timer)
None
1
BREAK
Break
For On-chip Debug Only
None
N/A
Mnemonics
Operands
Description
Operation
Flags
#Clocks
相关PDF资料
PDF描述
IS80C52EXXX-16SHXXX:R 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQCC44
IS80C52TXXX-25:R 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQCC44
IS80C52XXX-16:D 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQCC44
IF180C32-20:R 8-BIT, 20 MHz, MICROCONTROLLER, PQFP44
IF180C32-30:D 8-BIT, 30 MHz, MICROCONTROLLER, PQFP44
相关代理商/技术参数
参数描述
IS80C86 制造商:Rochester Electronics LLC 功能描述:- Bulk
IS80C86-2 制造商:Rochester Electronics LLC 功能描述:- Bulk
IS80C86-2R2490 制造商:Rochester Electronics LLC 功能描述:- Bulk
IS80C88 制造商:Rochester Electronics LLC 功能描述:- Bulk
IS80C88-2 制造商:Rochester Electronics LLC 功能描述:- Bulk