- 您现在的位置：买卖IC网 > PDF目录19716 > ISPLSI 1032E-125LTN (Lattice Semiconductor Corporation)IC PLD ISP 64I/O 7.5NS 100TQFP PDF资料下载
参数资料
| 型号： | ISPLSI 1032E-125LTN |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 16/17页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 64I/O 7.5NS 100TQFP |
| 标准包装： | 90 |
| 系列： | ispLSI® 1000E |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 32 |
| 门数： | 6000 |
| 输入/输出数： | 64 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
| 其它名称： | 220-1592 ISPLSI 1032E-125LTN-ND ISPLSI1032E-125LTN |
8
Specifications ispLSI 1032E
USE
ispLSI
1032EA
FOR
NEW
DESIGNS
Internal Timing Parameters1
GRP Delay, 32 GLB Loads
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036B/1032E
Inputs
UNITS
-80
MIN.
-70
MIN.
MAX.
DESCRIPTION
#
2
PARAM.
22 I/O Register Bypass
–
ns
tiolat
23 I/O Latch Delay
–
ns
tgrp32
33
–ns
GLB
t1ptxor
36 1 Prod.Term/XOR Path Delay
–
ns
t20ptxor 37 20 Prod. Term/XOR Path Delay
–
ns
txoradj
38 XOR Adjacent Path Delay
–
ns
tgbp
39 GLB Register Bypass Delay
–ns
tgsu
40 GLB Register Setup Time before Clock
ns
tgh
41 GLB Register Hold Time after Clock
ns
tgco
42 GLB Register Clock to Output Delay
–
ns
3
tgro
43 GLB Register Reset to Output Delay
–
ns
tptre
44 GLB Prod.Term Reset to Register Delay
–
ns
tptoe
45 GLB Prod. Term Output Enable to I/O Cell Delay
–
ns
tptck
46 GLB Prod. Term Clock Delay
ns
ORP
GRP
MIN. MAX.
t4ptbpc 34 4 Prod.Term Bypass Path Delay (Combinatorial)
–
ns
t4ptbpr
35 4 Prod. Term Bypass Path Delay (Registered)
–
ns
0.5
7.9
4.5
torp
47 ORP Delay
–
ns
torpbp
48 ORP Bypass Delay
–
0.0
ns
tiosu
24 I/O Register Setup Time before Clock
3.5
ns
tioh
25 I/O Register Hold Time after Clock
0.0
ns
tioco
26 I/O Register Clock to Out Delay
–
ns
tior
27 I/O Register Reset to Out Delay
–
ns
tdin
28 Dedicated Input Delay
–
ns
tgrp16
32 GRP Delay, 16 GLB Loads
–
ns
tgrp8
31 GRP Delay, 8 GLB Loads
–
ns
tgrp4
30 GRP Delay, 4 GLB Loads
–
ns
tgrp1
29 GRP Delay, 1 GLB Load
–
ns
0.3
2.7
4.8
6.6
7.8
8.2
1.3
2.9
6.4
5.5
8.0
7.1
6.7
–
5.8
1.0
0.0
–
5.4
2.8
3.5
2.8
2.5
2.2
–
0.5
8.8
4.8
–
4.0
0.0
–
0.3
3.3
5.6
8.3
8.7
9.2
1.6
2.9
6.8
5.8
9.0
8.8
7.2
–
6.2
1.0
–
6.1
6.0
2.8
4.0
3.2
2.5
-90
–
0.2
6.8
4.1
–
3.5
0.0
–
0.3
2.3
4.4
5.6
6.8
7.1
0.4
2.9
6.3
5.1
7.1
5.7
6.1
–
5.3
1.0
0.0
–
5.0
2.6
3.2
2.6
2.3
2.1
相关PDF资料 |
PDF描述 |
|---|---|
| ESA43DRMH | CONN EDGECARD 86POS .125 SQ WW |
| TOP271EG | IC OFFLINE SW PWM OCP OVP 7ESIP |
| EMA43DRMH | CONN EDGECARD 86POS .125 SQ WW |
| TOP249FN | IC OFFLINE SWIT UVLO HV TO262 |
| 172-E15-202R021 | CONN DB15 FEMALE SLD CUP TIN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ispLSI1032E-125LTN | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1032E125LTNI | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1032E70LJ | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD |
| ispLSI1032E-70LJ | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1032E70LJI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD |
发布紧急采购，3分钟左右您将得到回复。