- 您现在的位置：买卖IC网 > PDF目录19841 > ISPLSI 2032A-150LJN44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 5.5NS 44PLCC PDF资料下载
参数资料
| 型号： | ISPLSI 2032A-150LJN44 |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 15/16页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 32I/O 5.5NS 44PLCC |
| 标准包装： | 26 |
| 系列： | ispLSI® 2000A |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 5.5ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 8 |
| 宏单元数： | 32 |
| 门数： | 1000 |
| 输入/输出数： | 32 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 44-LCC（J 形引线） |
| 供应商设备封装： | 44-PLCC（16.58x16.58） |
| 包装： | 管件 |
| 其它名称： | ISPLSI2032A-150LJN44 |
Specifications ispLSI 2032/A
8
USE
ispLSI
2032E
FOR
NEW
DESIGNS
Internal Timing Parameters1
Over Recommended Operating Conditions
tio
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036C-110/2032
Inputs
UNITS
-110
MIN.
-80
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
20 Input Buffer Delay
–
2.2
ns
tdin
21 Dedicated Input Delay
–
4.8
ns
tgrp
22 GRP Delay
–
2.6
ns
GLB
t1ptxor
25 1 Product Term/XOR Path Delay
–
8.8
ns
t20ptxor
26 20 Product Term/XOR Path Delay
–
9.2
ns
txoradj
27 XOR Adjacent Path Delay
–
10.2
ns
tgbp
28 GLB Register Bypass Delay
–
0.0
ns
tgsu
29 GLB Register Setup Time befor Clock
–
0.1
–
ns
tgh
30 GLB Register Hold Time after Clock
–
6.0
–
ns
tgco
31 GLB Register Clock to Output Delay
–
0.4
ns
3
tgro
32 GLB Register Reset to Output Delay
–
2.2
ns
tptre
33 GLB Product Term Reset to Register Delay
–
8.8
ns
tptoe
34 GLB Product Term Output Enable to I/O Cell Delay
–
12.8
ns
tptck
35 GLB Product Term Clock Delay
5.5
9.5
ns
ORP
tob
38 Output Buffer Delay
–
2.4
ns
tsl
39 Output Slew Limited Delay Adder
–
10.0
ns
1.7
3.4
GRP
1.7
t4ptbpc
23 4 Product Term Bypass Path Delay (Combinatorial)
–
7.2
ns
t4ptbpr
24 4 Product Term Bypass Path Delay (Registered)
–
7.2
ns
6.2
6.8
7.5
0.1
4.9
4.8
0.5
4.0
0.6
1.8
5.9
7.1
4.0
7.0
torp
36 ORP Delay
–
2.1
ns
torpbp
37 ORP Bypass Delay
–
0.6
ns
1.5
0.5
Outputs
1.2
10.0
toen
40 I/O Cell OE to Output Enabled
–
6.4
ns
todis
41 I/O Cell OE to Output Disabled
–
6.4
ns
4.0
tgoe
42 Global Output Enable
–
5.6
ns
3.0
tgy0
43 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)
3.2
4.6
ns
tgy1/2
44 Clock Delay, Y1 or Y2 to Global GLB Clock Line
3.2
4.6
ns
Clocks
3.2
tgr
45 Global Reset to GLB
–
12.8
ns
Global Reset
9.0
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7128SQI100-10N | IC MAX 7000 CPLD 128 100-PQFP |
| RW2-0512S/H2/B | CONV DC/DC 2W 4.5-9VIN 12VOUT |
| MAX1792EUA25/V+T | IC REG LDO 2.5V/ADJ .5A 8-UMAX |
| M4A5-96/48-12VNI | IC CPLD 96MACRO 100TQFP |
| EPM7128SQI100-10 | IC MAX 7000 CPLD 128 100-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ispLSI2032A-150LJN44 | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ispLSI2032A-150LT44 | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2032A-150LT44I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI2032A-150LT48 | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2032A-150LT48I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
发布紧急采购，3分钟左右您将得到回复。