- 您现在的位置：买卖IC网 > PDF目录19841 > ISPLSI 2032A-150LJN44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 5.5NS 44PLCC PDF资料下载
参数资料
| 型号： | ISPLSI 2032A-150LJN44 |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 9/16页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 32I/O 5.5NS 44PLCC |
| 标准包装： | 26 |
| 系列： | ispLSI® 2000A |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 5.5ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 8 |
| 宏单元数： | 32 |
| 门数： | 1000 |
| 输入/输出数： | 32 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 44-LCC（J 形引线） |
| 供应商设备封装： | 44-PLCC（16.58x16.58） |
| 包装： | 管件 |
| 其它名称： | ISPLSI2032A-150LJN44 |
Specifications ispLSI 2032/A
2
USE
ispLSI
2032E
FOR
NEW
DESIGNS
Functional Block Diagram
Figure 1. ispLSI 2032/A Functional Block Diagram
All of these signals are made available to the inputs of the
GLBs. Delays through the GRP have been equalized to
minimize timing skew.
Clocks in the ispLSI 2032 and 2032A devices are se-
lected using the dedicated clock pins. Three dedicated
clock pins (Y0, Y1, Y2) or an asynchronous clock can be
selected on a GLB basis. The asynchronous or Product
Term clock can be generated in any GLB for its own clock.
The devices also have 32 I/O cells, each of which is
directly connected to an I/O pin. Each I/O cell can be
individually programmed to be a combinatorial input,
output or bi-directional I/O pin with 3-state control. The
signal levels are TTL compatible voltages and the output
drivers can source 4 mA or sink 8 mA. Each output can
be programmed independently for fast or slow output
slew rate to minimize overall output switching noise.
Eight GLBs, 32 I/O cells, two dedicated inputs and two
ORPs are connected together to make a Megablock
(Figure 1). The outputs of the eight GLBs are connected
to a set of 32 universal I/O cells by the ORP. Each ispLSI
2032 and 2032A device contains one Megablock.
The GRP has as its inputs, the outputs from all of the
GLBs and all of the inputs from the bi-directional I/O cells.
Global Routing Pool
(GRP)
A0
A1
A3
Input
Bus
Output
Routing
Pool
(ORP)
A7
A6
A5
A4
Input
Bus
Output
Routing
Pool
(ORP)
A2
CLK
0
CLK
1
CLK
2
GOE 0
Notes:
*Y1 and RESET are multiplexed on the same pin
I/O 0
I/O 1
I/O 2
I/O 3
I/O 6
I/O 7
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 31
I/O 30
I/O 29
I/O 28
I/O 27
I/O 26
I/O 25
I/O 24
I/O 23
I/O 22
I/O 21
I/O 20
I/O 19
I/O 18
I/O 17
I/O 16
SDI/IN 0
SDO/IN 1
I/O 4
I/O 5
Y0
SCLK/Y2
ispEN
MODE
0139B(1)isp/2000
Y1*/RESET
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7128SQI100-10N | IC MAX 7000 CPLD 128 100-PQFP |
| RW2-0512S/H2/B | CONV DC/DC 2W 4.5-9VIN 12VOUT |
| MAX1792EUA25/V+T | IC REG LDO 2.5V/ADJ .5A 8-UMAX |
| M4A5-96/48-12VNI | IC CPLD 96MACRO 100TQFP |
| EPM7128SQI100-10 | IC MAX 7000 CPLD 128 100-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ispLSI2032A-150LJN44 | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ispLSI2032A-150LT44 | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2032A-150LT44I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI2032A-150LT48 | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2032A-150LT48I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
发布紧急采购，3分钟左右您将得到回复。