- 您现在的位置：买卖IC网 > PDF目录19717 > ISPLSI 2096E-135LQ128 (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 7.5NS 128PQFP PDF资料下载
参数资料
| 型号： | ISPLSI 2096E-135LQ128 |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 7/11页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 96I/O 7.5NS 128PQFP |
| 标准包装： | 24 |
| 系列： | ispLSI® 2000E |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 24 |
| 宏单元数： | 96 |
| 门数： | 4000 |
| 输入/输出数： | 96 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 128-BQFP |
| 供应商设备封装： | 128-PQFP（28x28） |
| 包装： | 托盘 |
| 其它名称： | ISPLSI2096E-135LQ128 |
Specifications ispLSI 2096E
5
tpd1
UNITS
-180
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/2096E
1
tsu2 + tco1
(
)
-135
MIN.
MAX.
DESCRIPTION
#
2
4
PARAMETER
A1
Data Prop Delay, 4PT Bypass, ORP Bypass
–
5.0
–
7.5
ns
tpd2
A2
Data Prop Delay
–
ns
fmax
A3
Clk Freq with Internal Feedback3
180
–
135
–
MHz
fmax (Ext.)
–
4
Clk Freq with External Feedback
–
MHz
fmax (Tog.)
–
5
Clk Frequency, Max. Toggle
–
MHz
tsu1
–
6
GLB Reg Setup Time before Clk, 4 PT Bypass
–
ns
tco1
A7
GLB Reg Clk to Output Delay, ORP Bypass
–
ns
th1
–
8
GLB Reg Hold Time after Clk, 4 PT Bypass
0.0
–
ns
tsu2
–
9
GLB Reg Setup Time before Clk
5.0
–
ns
tco2
–
10 GLB Reg Clk to Output Delay
–
ns
th2
–
11 GLB Reg Hold Time after Clk
0.0
–
ns
tr1
A12 External Reset Pin to Output Delay
–
ns
trw1
–
13 External Reset Pulse Duration
4.0
–
ns
tptoeen
B14 Input to Output Enable
–
ns
tptoedis
C15 Input to Output Disable
–
ns
tgoeen
B16 Global OE Output Enable
–
ns
tgoedis
C17 Global OE Output Disable
–
ns
twh
–
18 External Synch Clk Pulse Duration, High
2.5
–
ns
twl
–
19 External Synch Clk Pulse Duration, Low
2.5
–
ns
125
200
4.0
3.0
–
3.5
–
7.0
–
10.0
5.0
7.5
100
143
5.0
0.0
6.0
0.0
5.0
3.5
10.0
4.0
4.5
10.0
12.0
7.0
-100
MIN. MAX.
–
10.0
–
100
–
0.0
8.0
–
0.0
–
6.5
–
5.0
–
5.0
–
77
100
6.5
5.0
–
6.0
–
13.5
–
15.0
9.0
13.0
External Timing Parameters
Over Recommended Operating Conditions
相关PDF资料 |
PDF描述 |
|---|---|
| M4A3-192/96-7VNI | IC CPLD ISP 4A 192MC 144TQFP |
| M4A3-192/96-6VNC | IC CPLD ISP 4A 192MC 144TQFP |
| HSC44DRTH | CONN EDGECARD 88POS DIP .100 SLD |
| EBM08DCCT | CONN EDGECARD 16POS R/A .156 SLD |
| M5LV-128/120-12YI | IC CPLD 128MC 120I/O 160PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ISPLSI2096E-135LQ128 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2096E-135LT128 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2096E-180LQ128 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2096E-180LT128 | 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI2096V-60LQ128 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD |
发布紧急采购，3分钟左右您将得到回复。