- 您现在的位置：买卖IC网 > PDF目录19695 > LC4256B-5FN256AI (Lattice Semiconductor Corporation)IC PLD 256MC 128I/O 5NS 256FPBGA PDF资料下载
参数资料
| 型号： | LC4256B-5FN256AI |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 26/99页 |
| 文件大小： | 0K |
| 描述： | IC PLD 256MC 128I/O 5NS 256FPBGA |
| 标准包装： | 90 |
| 系列： | ispMACH® 4000B |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 5.0ns |
| 电压电源 - 内部： | 2.3 V ~ 2.7 V |
| 逻辑元件/逻辑块数目： | 16 |
| 宏单元数： | 256 |
| 输入/输出数： | 160 |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 256-BGA |
| 供应商设备封装： | 256-FPBGA（17x17） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
Timing Model
The task of determining the timing through the ispMACH 4000 family, like any CPLD, is relatively simple. The timing
model provided in Figure 11 shows the specific delay paths. Once the implementation of a given function is deter-
mined either conceptually or from the software report file, the delay path of the function can easily be determined
from the timing model. The Lattice design tools report the timing delays based on the same timing model for a par-
ticular design. Note that the internal timing parameters are given for reference only, and are not tested. The exter-
nal timing parameters are tested and guaranteed for every device. For more information on the timing model and
usage, refer to TN1004, ispMACH 4000 Timing Model Design and Usage Guidelines .
Figure 11. ispMACH 4000 Timing Model
Routing/GLB Delays
From
Feedback
t PDb
t PDi
t FBK
Feedback
IN
t IN
t IOI
t INREG
t ROUTE
t BLA
t MCELL
t EXP
DATA
Q
t ORP
t BUF
t IOO
t EN
Out
t INDIO
t DIS
SCLK
t GCLK_IN
t IOI
t PTCLK
t BCLK
t PTSR
t BSR
C.E.
S/R
MC Reg.
Register/Latch
In/Out
Delays
Delays
Control
Delays
t GPTOE
t PTOE
OE
t GOE
t IOI
In/Out
Delays
26
Note: Italicized items are optional delay adders.
相关PDF资料 |
PDF描述 |
|---|---|
| ASM28DRSD-S288 | CONN EDGECARD 56POS .156 EXTEND |
| F930G337KCC | CAP TANT 330UF 4V 10% 2312 |
| V72A24E400B2 | CONVERTER MOD DC/DC 24V 400W |
| ECC05DJWN-S1136 | CONN EDGECARD 10PS .100 PRESSFIT |
| MIC5201-4.8BM TR | IC REG LDO 4.8V .2A 8-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC4256B-5FN256AI1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4256B-5FN256BC | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256B-5FN256BC1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4256B-5FN256BI | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256B-5FN256BI1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
发布紧急采购，3分钟左右您将得到回复。