- 您现在的位置：买卖IC网 > PDF目录19728 > LC4256V-75TN100E (Lattice Semiconductor Corporation)IC CPLD 256MACROCELLS 100TQFP PDF资料下载
参数资料
| 型号： | LC4256V-75TN100E |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 42/99页 |
| 文件大小： | 0K |
| 描述： | IC CPLD 256MACROCELLS 100TQFP |
| 标准包装： | 90 |
| 系列： | ispMACH® 4000V |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 3 V ~ 3.6 V |
| 逻辑元件/逻辑块数目： | 16 |
| 宏单元数： | 256 |
| 输入/输出数： | 64 |
| 工作温度： | -40°C ~ 130°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
| 其它名称： | 220-1706 LC4256V-75TN100E-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页当前第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
Signal Descriptions
Signal Names
TMS
TCK
TDI
TDO
GOE0/IO, GOE1/IO
GND
NC
V CC
CLK0/I, CLK1/I, CLK2/I, CLK3/I
V CCO0 , V CCO1
ispMACH 4000V/B/C/Z Family Data Sheet
Description
Input – This pin is the IEEE 1149.1 Test Mode Select input, which is used to control
the state machine.
Input – This pin is the IEEE 1149.1 Test Clock input pin, used to clock through the
state machine.
Input – This pin is the IEEE 1149.1 Test Data In pin, used to load data.
Output – This pin is the IEEE 1149.1 Test Data Out pin used to shift data out.
These pins are configured to be either Global Output Enable Input or as general I/O
pins.
Ground
Not Connected
The power supply pins for logic core and JTAG port.
These pins are configured to be either CLK input or as an input.
The power supply pins for each I/O bank.
Input/Output 1 – These are the general purpose I/O used by the logic array. y is GLB
reference (alpha) and z is macrocell reference (numeric). z: 0-15.
ispMACH 4032
ispMACH 4064
y: A-B
y: A-D
yzz
ispMACH 4128
ispMACH 4256
ispMACH 4384
ispMACH 4512
y: A-H
y: A-P
y: A-P, AX-HX
y: A-P, AX-PX
1. In some packages, certain I/Os are only available for use as inputs. See the signal connections table for details.
ispMACH 4000V/B/C ORP Reference Table
4032V/B/C
4064V/B/C
4128V/B/C
4256V/B/C
4384V/B/C
4512V/B/C
Number of I/Os
30
1
32
30
2
32
64
64
92
3
96
64
96
4
128
160
128
192
128
208
Number of GLBs
Number of I/Os /
GLB
2
16
2
16
4
8
4
8
4
16
8
8
8
12
8
12
16
4
16
8
16
8
16
10
16
8
16
8
16
8
16
Mixture
of 8 & 4 5
Reference ORP
16 I/Os /
8 I/Os /
16 I/Os / 8 I/Os / 12 I/Os / 4 I/Os / 8 I/Os / 8 I/Os / 10 I/Os /
8 I/Os /
8 I/Os /
8 I/Os /
GLB
Table
GLB
GLB
GLB
GLB
GLB
GLB
GLB
GLB
GLB
GLB
GLB
4 I/Os /
GLB
1.
2.
3.
4.
5.
32-macrocell device, 44 TQFP: 2 GLBs have 15 out of 16 I/Os bonded out.
64-macrocells device, 44 TQFP: 2 GLBs have 7 out of 8 I/Os bonded out.
128-macrocell device, 128 TQFP: 4 GLBs have 11 out of 12 I/Os
256-macrocell device, 144 TQFP: 16 GLBs have 6 I/Os per
512-macrocell device: 20 GLBs have 8 I/Os per, 12 GLBs have 4 I/Os per
ispMACH 4000Z ORP Reference Table
4032Z
4064Z
4128Z
4256Z
Number of I/Os
Number of GLBs
Number of I/Os / GLB
Reference ORP Table
32
2
16
16 I/Os /
GLB
32
4
8
8 I/Os /
GLB
64
4
16
16 I/Os /
GLB
64
8
8
8 I/Os /
GLB
96
8
12
12 I/Os /
GLB
64
16
4
4 I/Os /
GLB
96 1
16
8
8 I/Os /
GLB
128
16
8
8 I/Os /
GLB
1. 256-macrocell device, 132 csBGA: 16 GLBs have 6 I/Os per
42
相关PDF资料 |
PDF描述 |
|---|---|
| GRM32DR73A223KW01L | CAP CER 0.022UF 1KV 10% X7R 1210 |
| M4A3-256/192-12FANI | IC CPLD ISP 4A 256MC 256FPBGA |
| TAP106M016DTW | CAP TANT 10UF 16V 20% RADIAL |
| MIC37151-3.3BR TR | IC REG LDO 3.3V 1.5A SPAK-5 |
| TAP106M016CRW-LF | CAP TANT 10UF 16V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC4256V-75TN100I | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256V-75TN144C | 功能描述:CPLD - 复杂可编程逻辑器件 400MHZ 256 Macrocell 3.3 V 7.5 tPD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256V-75TN144E | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256V-75TN144I | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256V-75TN176C | 功能描述:CPLD - 复杂可编程逻辑器件 400MHZ 256 Macrocell 3.3 V 7.5 tPD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。