- 您现在的位置：买卖IC网 > PDF目录177666 > LC51024MC-52F672C (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LC51024MC-52F672C |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 中文描述： | EE PLD, 6.5 ns, PBGA672 |
| 封装： | FPBGA-672 |
| 文件页数： | 16/95页 |
| 文件大小： | 923K |
| 代理商： | LC51024MC-52F672C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
23
DC Electrical Characteristics
Over Recommended Operating Conditions
Symbol
Parameter
Condition
Min.
Typ.
Max.
Units
IIL, IIH
1
Input or I/O Leakage
0 VIN (VCCO - 0.2V)
—
10
A
(VCCO - 0.2V) < VIN 3.6V
—
40
A
IIH
4
Input High Leakage Current
3.6V < VIN 5.5V and
3.0V VCCO 3.6V
——
3
mA
IPU
3
I/O Active Pullup Current
0 VIN 0.7 VCCO
-30
—
-150
A
IPD
I/O Active Pulldown Current
VIL (MAX) VIN VIH (MAX)
30
—
150
A
IBHLS
Bus Hold Low Sustaining Current
VIN = VIL (MAX)
30
—
A
IBHHS
Bus Hold High Sustaining Current VIN = 0.7 VCCO
30
—
A
IBHLO
Bus Hold Low Overdrive Current
0 VIN VIH (MAX)
—
150
A
IBHHO
Bus Hold High Overdrive Current
0 VIN VIH (MAX)
—
150
A
VBHT
Bus Hold Trip Points
0 VIN VIH (MAX)
VCCO * 0.35
—
VCCO * 0.65
A
C1
I/O Capacitance
2
VCCO = 3.3V, 2.5V, 1.8V
—
8
—
pf
VCC = 1.8V, VIO = 0 to VIH (MAX)
—
8
—
pf
C2
Clock Capacitance
2
VCCO = 3.3V, 2.5V, 1.8V
—
8
—
pf
VCC = 1.8V, VIO = 0 to VIH (MAX)
—
8
—
pf
C3
Global Input Capacitance
2
VCCO = 3.3V, 2.5V, 1.8V
—
8
—
pf
VCC = 1.8V, VIO = 0 to VIH (MAX)
—
8
—
pf
1. Input or I/O leakage current is measured with the pin configured as an input or as an I/O with the output driver tristated. It is not measured
with the output driver active. Bus maintenance circuits are disabled.
2. TA 25°C, f=1.0MHz
3. IPU on JTAG pins has a maximum of -175A for 5512MX devices.
4. 5V tolerant inputs and I/Os should be placed in banks where 3.0V VCCO 3.6V. The JTAG and sysCONFIG ports are not included for the
5V tolerant interface.
相关PDF资料 |
PDF描述 |
|---|---|
| LC51024MB-75F672I | |
| LC6554H | 4-BIT, MROM, 4.33 MHz, MICROCONTROLLER, PDIP64 |
| LC864508 | 8-BIT, MROM, 12.24 MHz, MICROCONTROLLER, PDIP52 |
| LC868016A | 8-BIT, MROM, 12.24 MHz, MICROCONTROLLER, UUC138 |
| LC876596B | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC51024MC-52F672I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MC-52FN208C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MC-52FN208I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MC-52FN256C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC51024MC-52FN256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
发布紧急采购，3分钟左右您将得到回复。