- 您现在的位置：买卖IC网 > PDF目录2093 > MC100ES6039EG (IDT, Integrated Device Technology Inc)IC CLK GENERATION CHIP 20-SOIC PDF资料下载
参数资料
| 型号： | MC100ES6039EG |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 2/9页 |
| 文件大小： | 0K |
| 描述： | IC CLK GENERATION CHIP 20-SOIC |
| 标准包装： | 37 |
| 类型： | 时钟发生器 |
| PLL： | 无 |
| 输入： | ECL，HSTL，LVDS，PECL |
| 输出： | ECL，PECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:4 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1GHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.8 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 20-SOIC（0.295"，7.50mm 宽） |
| 供应商设备封装： | 20-SOIC |
| 包装： | 管件 |
MC100ES6039 Data Sheet
3.3V ECL/PECL/HSTL/LVDS ÷2/4, ÷4/6 CLOCK GENERATION CHIP
MC100ES6039 REVISION 3 FEBRUARY 5, 2013
2
2013 Integrated Device Technology, Inc.
Figure 1. 20-Lead Pinout (Top View)
CLK
MR
VCC
17
18
16
15
14
13
12
4
3
56
7
8
9
Q0
11
10
Q1
Q2
Q3
VEE
EN
19
20
2
1
VCC
Q0
VBB
VCC
DIV
SELb
NC
DIV
SELa
Warning: All VCC and VEE pins must be externally connected to
Power Supply to guarantee proper operation.
Table 1. Pin Description
Pin
Function
CLK(1), CLK(1)
1. Pins will default low when left open.
ECL Diff Clock Inputs
EN(1)
ECL Sync Enable
MR(1)
ECL Master Reset
VBB
ECL Reference Output
Q0, Q1, Q0, Q1
ECL Diff
2/4 Outputs
Q2, Q3, Q2, Q3
ECL Diff
4/6 Outputs
DIVSELa(1)
ECL Freq. Select Input
2/4
DIVSELb(1)
ECL Freq. Select Input
4/6
VCC
ECL Positive Supply
VEE
ECL Negative Supply
NC
No Connect
Table 2. Function Tables
CLK
EN
MR
Function
Z
ZZ
X
L
H
X
L
H
Divide
Hold Q0:3
Reset Q0:3
X = Don’t Care
Z = Low-to-High Transition
ZZ = High-to-Low Transition
DIVSELa
Q0:1 Outputs
L
H
Divide by 2
Divide by 4
DIVSELb
Q2:3 Outputs
L
H
Divide by 4
Divide by 6
Figure 2. Logic Diagram
CLK
EN
MR
2/4
Q0
Q1
4/6
Q2
Q3
R
DIVSELa
DIVSELb
VEE
相关PDF资料 |
PDF描述 |
|---|---|
| MC100ES6056EG | IC CLOCK MUX 2:1 3GHZ 20-SOIC |
| MC100ES60T23EFR2 | IC XLATOR LV PECL DUAL 8-SOIC |
| MC100ES6130EJ | IC CLOCK BUFFER MUX 2:4 16-TSSOP |
| MC100ES6210KLF | IC CLOCK BUFFER 1:5 3GHZ 32VFQFN |
| MC100ES6220AE | IC CLK BUFFER 1:10 1GHZ 52-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC100ES6039EGR2 | 功能描述:时钟发生器及支持产品 FSL 1-4 LVPECL div 2 /4, div 4/6 Clock Ge RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MC100ES6056DT | 功能描述:IC CLOCK BUFFER MUX 2:1 20-TSSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟缓冲器，驱动器 系列:100ES 标准包装:1 系列:HiPerClockS™ 类型:扇出缓冲器（分配），多路复用器 电路数:1 比率 - 输入:输出:2:18 差分 - 输入:输出:是/无 输入:CML，LVCMOS，LVPECL，LVTTL，SSTL 输出:LVCMOS，LVTTL 频率 - 最大:250MHz 电源电压:2.375 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:- 其它名称:800-1923-6 |
| MC100ES6056DTR2 | 功能描述:IC CLOCK MUX 2:1 3GHZ 20-TSSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟缓冲器，驱动器 系列:100ES 标准包装:74 系列:- 类型:扇出缓冲器（分配） 电路数:1 比率 - 输入:输出:1:10 差分 - 输入:输出:是/是 输入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 输出:HCSL，LVDS 频率 - 最大:400MHz 电源电压:3 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:管件 |
| MC100ES6056EG | 功能描述:时钟发生器及支持产品 FSL Dual Diff LVPECL/LVDS 2:1 Mux RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MC100ES6056EGR2 | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。