参数资料
型号: MC68020EH20E
厂商: Freescale Semiconductor
文件页数: 37/306页
文件大小: 0K
描述: IC MPU 32BIT 33MHZ 132-PQFP
标准包装: 36
系列: M680x0
处理器类型: M680x0 32-位
速度: 20MHz
电压: 5V
安装类型: 表面贴装
封装/外壳: 132-BQFP 缓冲式
供应商设备封装: 132-PQFP(24.13x24.13)
包装: 托盘
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页
6- 6
M68020 USER’S MANUAL
MOTOROLA
execution of instructions. The processor also saves the contents of some of its internal
registers. The information saved on the stack is sufficient to identify the cause of the bus
fault and recover from the error.
For efficiency, the MC68020/EC020 uses two different bus error stack frame formats.
When the bus error exception is taken at an instruction boundary, less information is
required to recover from the error, and the processor builds the short bus fault stack frame
as shown in Table 6-5. When the exception is taken during the execution of an instruction,
the processor must save its entire state for recovery and uses the long bus fault stack
frame shown in Table 6-5. The format code in the stack frame distinguishes the two stack
frame formats. Stack frame formats are described in detail in 6.4 Exception Stack Frame
Formats.
If a bus error occurs during the exception processing for a bus error, address error, or
reset or while the processor is loading internal state information from the stack during the
execution of an RTE instruction, a double bus fault occurs and the processor enters the
halted state. In this case, the processor does not attempt to alter the current state of
memory. Only an external
RESET can restart a processor halted by a double bus fault.
6.1.3 Address Error Exception
An address error exception occurs when the processor attempts to prefetch an instruction
from an odd address. This exception is similar to a bus error exception but is internally
initiated. A bus cycle is not executed, and the processor begins exception processing
immediately. After exception processing commences, the sequence is the same as that
for bus error exceptions described in the preceding paragraphs, except that the vector
number is 3 and the vector offset in the stack frame refers to the address error vector.
Either a short or long bus fault stack frame may be generated. If an address error occurs
during the exception processing for a bus error, address error, or reset, a double bus fault
occurs.
6.1.4 Instruction Trap Exception
Certain instructions are used to explicitly cause trap exceptions. The TRAP instruction
always forces an exception and is useful for implementing system calls in user programs.
The TRAPcc, TRAPV, cpTRAPcc, CHK, and CHK2 instructions force exceptions if the
user program detects an error, which may be an arithmetic overflow or a subscript value
that is out of bounds.
The DIVS and DIVU instructions force exceptions if a division operation is attempted with
a divisor of zero.
When a trap exception occurs, the processor copies the SR internally, enters the
supervisor privilege level (by setting the S-bit in the SR), and clears the T1 and T0 bits in
the SR. If tracing is enabled for the instruction that caused the trap, a trace exception is
taken after the RTE instruction from the trap handler is executed, and the trace
corresponds to the trap instruction; the trap handler routine is not traced. The processor
generates a vector number according to the instruction being executed; for the TRAP
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料
PDF描述
MC68020EH16E IC MPU 32BIT 33MHZ 132-PQFP
MC68020CEH25E IC MPU 32BIT 33MHZ 132-PQFP
MC68020CEH16E IC MPU 32BIT 33MHZ 132-PQFP
ASM22DREF CONN EDGECARD 44POS .156 EYELET
HSM36DREI CONN EDGECARD 72POS .156 EYELET
相关代理商/技术参数
参数描述
MC68020EH25E 功能描述:微处理器 - MPU 32-BIT MPU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
MC68020EH25E 制造商:Freescale Semiconductor 功能描述:Microprocessor
MC68020EH33E 功能描述:微处理器 - MPU 32-BIT MPU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
MC68020FC16 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MICROPROCESSORS USERS MANUAL
MC68020FC20 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:The first full 32-bit implementation of the M68000 family of microprocessors from Motorola