- 您现在的位置：买卖IC网 > PDF目录45211 > MC68307FG16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF资料下载
参数资料
| 型号： | MC68307FG16 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封装： | PLASTIC, QFP-100 |
| 文件页数： | 16/264页 |
| 文件大小： | 949K |
| 代理商： | MC68307FG16 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
System Integration Module
MOTOROLA
MC68307 USER’S MANUAL
5-17
5.1.4.3 IRQ7 NON-MASKABLE INTERRUPT. The IRQ7 input functions as a nonmaskable
interrupt (NMI) which always generates a level 7 interrupt to the EC000 core processor.
Priority level 7 cannot be disabled by the interrupt priority mask in the SR of the EC000 core
processor.
The interrupt controller logic passes an interrupt from the IRQ7 signal to the processor.
When the processor responds with an interrupt acknowledge cycle for level 7, the interrupt
controller issues the appropriate vector.
The IRQ7 input is edge sensitive and subject to two clock falling edges of synchronization
before being considered valid. If it is still asserted when a level 7 interrupt handler routine
exits (thus bringing the processor priority level below 7) then it is ignored until it negates for
one clock period before the next valid assertion. If the software needs to read the state of
the IRQ7 signal then the signal can be connected to an unused general-purpose input/
output pin, configured as an input.
An interlock is provided which prevents any interrupt including IRQ7 from reaching the
EC000 core processor until the PIVR is first written with a vector range. This allows the user
to ensure safety upon system startup before essential resources (e.g., chip selects for RAM
which contain stack) have been set up.
5.1.4.4 GENERAL-PURPOSE INTERRUPT INPUTS. The eight general-purpose latched
interrupt lines, INT1–INT8 share device pins with the high byte of port B I/O. To enable any
or all of these lines as dedicated interrupt inputs, the corresponding bit or bits in the PBCNT
must be set to one. As discussed already, the current state of the interrupt pin is always
available to software by reading the PBDAT, so that an interrupt handler can quickly
determine the source of the interrupt (it can also determine this by the vector number).
Before interrupts are enabled in system initialization software, the required IPL should be
programmed into the latched interrupt control registers (LICR1 and LICR2). Each of these
16-bit registers contains the priority setting bits (IPL) for four of the general-purpose interrupt
lines, along with pending interrupt reset (PIR) bits for each of them, allowing the interrupt
response software to clear any pending latched interrupt conditions. Note that the PIR bits
do not clear the source of interrupt; this must either happen automatically (by the interrupting
device hardware) after the interrupt condition is presented to the MC68307, or software must
explicitly address the device in question, and clear the condition manually. Note also that
when the IPL is changed for these latched interrupts, the PIR bit must also be set. This
avoids the possibility of any spurious interrupts occurring. Refer to Section 5.2.4 Interrupt
Control Registers for further details and programming information.
If the IPL for any one general-purpose interrupt line is programmed as 000, then that line is
effectively disabled. Another way to mask a particular interrupt line from causing interrupts,
without having to reprogram its priority level in the LICRx, is to clear the relevant bit in the
PBCNT.
When the EC000 runs an interrupt acknowledge cycle in response to the external interrupt
condition at a certain IPL, the interrupt controller module provides the appropriate vector as
discussed in Section 5.1.4.2 Interrupt Vector Generation. User software at the address
相关PDF资料 |
PDF描述 |
|---|---|
| MC68322FT16 | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
| MC68331CFC25B1 | 32-BIT, 25 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV16B1 | 32-BIT, 16 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68307UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68322 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322AD | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。