- 您现在的位置：买卖IC网 > PDF目录45222 > MC68HC05PD6 (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQFP80 PDF资料下载
参数资料
| 型号： | MC68HC05PD6 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQFP80 |
| 封装： | PLASTIC, TQFP-80 |
| 文件页数： | 14/165页 |
| 文件大小： | 841K |
| 代理商： | MC68HC05PD6 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页
GENERAL RELEASE SPECIFICATION
July 7, 1997
MOTOROLA
SERIAL COMMUNICATIONS INTERFACE
MC68HC05PD6
11-8
REV 1.1
11.9.3 Serial Communications Control Register 2 (SCCR2)
The serial communications control register 2 (SCCR2) provides the control bits
which: individually enable/disable the transmitter or receiver, enable the system
interrupts, and provide the wake-up enable bit and a “send break code” bit. Each
of these bits is described below. (The individual ags are discussed in the
TIE
When the transmit interrupt enable bit is set, the SCI interrupt occurs provided
TDRE is set (see Figure 11-1). When TIE is cleared, the TDRE interrupt is
disabled. Reset clears the TIE bit.
TCIE
When the transmission complete interrupt enable bit is set, the SCI interrupt
occurs provided TC is set (see Figure 11-1). When TCIE is clear, the TC
interrupt is disabled. Reset clears the TCIE bit.
RIE
When the receive interrupt enable bit is set, the SCI interrupt occurs provided
OR is set or RDRF is set (see Figure 11-1). When RIE is cleared, the OR and
RDRF interrupts are disabled. Reset clears the RIE bit.
ILIE
When the idle line interrupt enable bit is set, the SCI interrupt occurs provided
IDLE is set (see Figure 11-1). When ILIE is cleared, the IDLE interrupt is
disabled. Reset clears the ILIE bit.
WAKE
M
METHOD OF RECEIVER ‘WAKEUP’
0X
Detection of an idle line allows the next data byte received to cause
the receive data register to fill and produce an RDRF.
10
Detection of a received one in the eight data bit allows an RDRF flag
and associated error flags.
11
Detection of a received one in the ninth data bit allows an RDRF flag
and associated error flag.
0
7
0000000
6543210
W
R
SCCR2
$000C
reset
TIE
TCIE
RIE
ILIE
TE
RE
RWU
SBK
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC705PD6 | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQFP80 |
| MC68HC05PE0P | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP28 |
| MC68HC05PE0CDW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC05PL4CSD | 8-BIT, MROM, 2.56 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC705PL4BDW | 8-BIT, OTPROM, 2.56 MHz, MICROCONTROLLER, PDSO28 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC05PV8 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Techinal Data - rev 1.9 |
| MC68HC05PV8A | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Techinal Data - rev 1.9 |
| MC68HC05RC16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification |
| MC68HC05RC16DW | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification |
| MC68HC05RC16FN | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification |
发布紧急采购，3分钟左右您将得到回复。