参数资料
型号: MC68HC08JB1DWE
厂商: FREESCALE SEMICONDUCTOR INC
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDSO20
封装: SOIC-20
文件页数: 67/216页
文件大小: 2384K
代理商: MC68HC08JB1DWE
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页当前第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页
MC68HC08JB1 Rev. 2.1
Technical Data
Freescale Semiconductor
159
CHxF — Channel x Flag Bit
When channel x is an input capture channel, this read/write bit is set
when an active edge occurs on the channel x pin. When channel x is
an output compare channel, CHxF is set when the value in the TIM
counter registers matches the value in the TIM channel x registers.
When TIM CPU interrupt requests are enabled (CHxIE = 1), clear
CHxF by reading the TIM channel x status and control register with
CHxF set and then writing a logic 0 to CHxF. If another interrupt
request occurs before the clearing sequence is complete, then writing
logic 0 to CHxF has no effect. Therefore, an interrupt request cannot
be lost due to inadvertent clearing of CHxF.
Reset clears the CHxF bit. Writing a logic 1 to CHxF has no effect.
1 = Input capture or output compare on channel x
0 = No input capture or output compare on channel x
CHxIE — Channel x Interrupt Enable Bit
This read/write bit enables TIM CPU interrupt service requests on
channel x. Reset clears the CHxIE bit.
1 = Channel x CPU interrupt requests enabled
0 = Channel x CPU interrupt requests disabled
MSxB — Mode Select Bit B
This read/write bit selects buffered output compare/PWM operation.
MSxB exists only in the TIM channel 0 status and control register.
Setting MS0B disables the channel 1 status and control register and
reverts TCH1 to general-purpose I/O.
Reset clears the MSxB bit.
1 = Buffered output compare/PWM operation enabled
0 = Buffered output compare/PWM operation disabled
MSxA — Mode Select Bit A
When ELSxB:ELSxA
≠ 0:0, this read/write bit selects either input
capture operation or unbuffered output compare/PWM operation.
1 = Unbuffered output compare/PWM operation
0 = Input capture operation
相关PDF资料
PDF描述
MC68HC08JB1DW 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDSO20
MC68HC08KH12AIPB 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP52
MC68HC08KL8FB 8-BIT, OTPROM, 1.5 MHz, MICROCONTROLLER, PQFP52
MC68HC08KL8B 8-BIT, OTPROM, 1.5 MHz, MICROCONTROLLER, PDIP42
MC68HC08RC16DW 8-BIT, MROM, MICROCONTROLLER, PDSO28
相关代理商/技术参数
参数描述
MC68HC08JB8 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:M68HC08 Microcontrollers
MC68HC08JB8A 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:This addendum provides additional information
MC68HC08JB8AADW 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2
MC68HC08JB8AFB 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:This addendum provides additional information
MC68HC08JB8AJDW 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2