- 您现在的位置：买卖IC网 > PDF目录80545 > MC68HC11A1VP2 (ABILIS SYSTEMS) 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PDIP48 PDF资料下载
参数资料
| 型号： | MC68HC11A1VP2 |
| 厂商： | ABILIS SYSTEMS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PDIP48 |
| 封装： | PLASTIC, DIP-48 |
| 文件页数： | 8/158页 |
| 文件大小： | 3803K |
| 代理商： | MC68HC11A1VP2 |
第1页第2页第3页第4页第5页第6页第7页当前第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
CPU, ADDRESSING MODES, AND INSTRUCTION SET
MOTOROLA
TECHNICAL DATA
10-7
10
BITA (opr)
Bit(s) Test A with Memory
AM
A IMM
A DIR
A EXT
A IND,X
A IND,Y
85
95
B5
A5
18 A5
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ 0 -
BITB (opr)
Bit(s) Test B with Memory
BM
B IMM
B DIR
B EXT
B IND,X
B IND,Y
C5
D5
F5
E5
18 E5
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ 0 -
BLE (rel)
Branch if
≤ Zero
? Z + (N
⊕ V) = 1
REL
2F rr
2
3
8-1
- - - - - - - -
BLO (rel)
Branch if Lower
? C = 1
REL
25 rr
2
3
8-1
- - - - - - - -
BLS (rel)
Branch if Lower or Same
? C + Z = 1
REL
23 rr
2
3
8-1
- - - - - - - -
BLT (rel)
Branch If < Zero
? N
⊕ V = 1
REL
2D rr
2
3
8-1
- - - - - - - -
BMI (rel)
Branch if Minus
? N = 1
REL
2B rr
2
3
8-1
- - - - - - - -
BNE (rel)
Branch if Not = Zero
? Z = 0
REL
26 rr
2
3
8-1
- - - - - - - -
BPL (rel)
Branch if Plus
? N = 0
REL
2A rr
2
3
8-1
- - - - - - - -
BRA (rel)
Branch Always
? 1 = 1
REL
20 rr
2
3
8-1
- - - - - - - -
BRCLR(opr)
(msk)
(rel)
Branch if Bit(s) Clear
? M mm = 0
DIR
IND,X
IND,Y
13
1F
18 1F
dd mm rr
ff mm rr
4
5
6
7
8
4-11
6-14
7-11
- - - - - - - -
BRN (rel)
Branch Never
? 1 = 0
REL
21 rr
2
3
8-1
- - - - - - - -
BRSET(opr)
(msk)
(rel)
Branch if Bit(s) Set
? (M) mm = 0
DIR
IND,X
IND,Y
12
1E
18 1E
dd mm rr
ff mm rr
4
5
6
7
8
4-11
6-14 7-
11
- - - - - - - -
BSET(opr)
(msk)
Set Bit(s)
M + mm
→ M
DIR
IND,X
IND,Y
14
1C
18 1C
dd mm
ff mm
3
4
6
7
8
4-10
6-13
7-10
- - - - ¤ ¤ 0 -
BSR (rel)
Branch to Subroutine
See Special Ops
REL
8D rr
2
6
8-2
- - - - - - - -
BVC (rel)
Branch if Overflow Clear
? V = 0
REL
28 rr
2
3
8-1
- - - - - - - -
BVS (rel)
Branch if Overflow Set
? V = 1
REL
29 rr
2
3
8-1
- - - - - - - -
CBA
Compare A to B
A – B
INH
11
1
2
2-1
- - - - ¤ ¤ ¤ ¤
CLC
Clear Carry Bit
0
→ C
INH
0C
1
2
2-1
- - - - - - - 0
CLI
Clear Interrupt Mask
0
→ l
INH
0E
1
2
2-1
- - - 0 - - - -
CLR (opr)
Clear Memory Byte
0
→ M
EXT
IND,X
IND,Y
7F
6F
18 6F
hh
ll
ff
3
2
3
6
7
5-8
6-3
7-3
- - - - 0 1 0 0
CLRA
Clear Accumulator A
0
→ A
A INH
4F
1
2
2-1
- - - - 0 1 0 0
CLRB
Clear Accumulator B
0
→ B
B INH
5F
1
2
2-1
- - - - 0 1 0 0
CLV
CIear Overflow Flag
0
→ V
INH
0A
1
2
2-1
- - - - - - 0 -
CMPA (opr) Compare A to Memory
A – M
A IMM
A DIR
A EXT
A IND,X
A IND,Y
81
91
B1
A1
18 A1
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ ¤ ¤
CMPB (opr) Compare B to Memory
B – M
B IMM
B DIR
B EXT
B IND,X
B IND,Y
C1
D1
F1
E1
18 E1
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ ¤ ¤
COM (opr)
1’s Complement Memory Byte $FF – M
→ M
EXT
IND,X
IND,Y
73
63
18 63
hh
ll
ff
3
2
3
6
7
5-8
6-3
7-3
- - - - ¤ ¤ 0 1
COMA
1’s Complement A
$FF – A
→ A
A INH
43
1
2
2-1
- - - - ¤ ¤ 0 1
COMB
1’s Complement B
$FF – B
→ B
B INH
53
1
2
2-1
- - - - ¤ ¤ 0 1
CPD (opr)
Compare D to Memory 16-Bit
D – M:M + 1
IMM
DIR
EXT
IND,X
IND,Y
1A 83
1A 93
1A B3
1A A3
CD A3
jj
kk
dd
hh
ll
ff
4
3
4
3
5
6
7
3-5
4-9
5-11
6-11
7-8
- - - - ¤ ¤ ¤ ¤
Table 10-1 MC68HC11A8 Instructions, Addressing Modes, and Execution Times
(Sheet 2 of 6)
Source
Form(s)
Operation
Boolean Expression
Addressing
Mode for
Operand
Machine Coding
(Hexadecimal)
Bytes
Cycle
by
Cycle*
Condition Codes
Opcode
Operand(s)
S X H I N Z V C
*Cycle-by-cycle number provides a reference to Tables 10-2 through 10-8 which detail cycle-by-cycle operation.
Example: Table 10-1 Cycle-by-Cycle column reference number 2-4 equals Table 10-2 line item 2-4.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| M30280F6HP | 16-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80 |
| M30280F8HP-D9 | 16-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80 |
| M30280FCBHP-U7 | 16-BIT, FLASH, 24 MHz, MICROCONTROLLER, PQFP80 |
| M30291M8V-XXXHP | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP64 |
| M3062CF8TGP-U | 16-BIT, FLASH, 24 MHz, MICROCONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC11A8 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:8-Bit Microcontrollers |
| MC68HC11A8BCFN2 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
| MC68HC11A8BCFU2 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
| MC68HC11A8BCP2 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
| MC68HC11A8BMP2 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
发布紧急采购，3分钟左右您将得到回复。