- 您现在的位置：买卖IC网 > PDF目录80445 > MC68HLC908JK3CP (FREESCALE SEMICONDUCTOR INC) 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PDIP20 PDF资料下载
参数资料
| 型号： | MC68HLC908JK3CP |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PDIP20 |
| 封装： | PLASTIC, DIP-20 |
| 文件页数： | 214/215页 |
| 文件大小： | 2324K |
| 代理商： | MC68HLC908JK3CP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页当前第214页第215页
Monitor ROM (MON)
Technical Data
MC68H(R)C08JL3 — Rev. 4
98
Monitor ROM (MON)
MOTOROLA
9.4.1 Entering Monitor Mode
Table 9-1 shows the pin conditions for entering monitor mode. As
specified in the table, monitor mode may be entered after a POR and will
allow communication at 9600 baud provided one of the following sets of
conditions is met:
1. If IRQ1 = VDD + VHI:
–
OSC1 is 4.9125MHz
–
PTB3 = low
2. If IRQ1 = VDD + VHI:
–
OSC1 is 9.8304MHz
–
PTB3 = high
If VDD +VHI is applied to IRQ1 and PTB3 is low upon monitor mode entry
(Table 9-1 condition set 1), the bus frequency is a divide-by-two of the
clock input to OSC1. If PTB3 is high with VDD +VHI applied to IRQ1 upon
monitor mode entry (Table 9-1 condition set 2), the bus frequency is a
divide-by-four of the clock input to OSC1. Holding the PTB3 pin low
when entering monitor mode causes a bypass of a divide-by-two stage
at the internal clock circuit. In this event, the OSCOUT frequency is
Table 9-1. Monitor Mode Entry Requirements and Options
IRQ
1
PTB3
PTB2
PTB1
PTB0
Clock Source
and
Frequency
Bus
Frequency
Comments
V
DD + VHI
0011
OSC1 at
4.9152MHz
2.4576MHz
Bypasses RC oscillator (in
HRC08xxx); OSC1 input
must be x-tal oscillator or
external oscillator clock.
9600 baud communication
on PTB0. COP disabled.
V
DD + VHI
1011
OSC1 at
9.8304MHz
2.4576MHz
VDD
XXXX
X-tal or RC
oscillator at
desired frequency
XTALCLK ÷ 4
or
RCCLK ÷ 4
Enters User mode
Notes:
1. PTB3 = 0: Bypasses the divide-by-two prescaler to SIM.
The OSC1 clock must be 50% duty cycle for this condition.
2. XTALCLK is the X-tal oscillator output, for MC68HC08xxx. See Figure 8-1.
4. RCCLK is the RC oscillator output, for MC68HRC08xxx. See Figure 8-2.
相关PDF资料 |
PDF描述 |
|---|---|
| MC908MR8CDWR2 | 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PDSO28 |
| MC9S12DG128CPV | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP112 |
| MPC755BRX350LE | 32-BIT, 350 MHz, RISC PROCESSOR, CBGA360 |
| MPC8250AZQIHBC | 32-BIT, 200 MHz, RISC PROCESSOR, PBGA516 |
| MPC859TZP133 | 32-BIT, 133 MHz, RISC PROCESSOR, PBGA357 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HLC908QT1CFQ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QT4CDW | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QT4CFQ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QY1CDW | 制造商:Rochester Electronics LLC 功能描述:LOW V-1.5K FLASH W/O ADC - Bulk |
| MC68HLC908QY1DT | 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel |
发布紧急采购，3分钟左右您将得到回复。