- 您现在的位置：买卖IC网 > PDF目录80400 > MC68HSC05K0P (MOTOROLA INC) 8-BIT, MROM, MICROCONTROLLER, PDIP16 PDF资料下载
参数资料
| 型号： | MC68HSC05K0P |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, MICROCONTROLLER, PDIP16 |
| 封装： | PLASTIC, DIP-16 |
| 文件页数： | 97/154页 |
| 文件大小： | 1544K |
| 代理商： | MC68HSC05K0P |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页当前第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页
Interrupts
Interrupt Types
MC68HC05K0 MC68HC05K1 — Rev. 2.0
Technical Data
MOTOROLA
Interrupts
47
the I bit is cleared during the return from interrupt, the CPU can
recognize the new interrupt request.
The PA3–PA0 pins are positive edge triggered only or positive-edge and
high- level triggered, depending on the mask option selected.
When the positive edge and high level-sensitive trigger mask option is
selected:
A rising edge or a high level on a PA3–PA0 pin latches an external
interrupt request if and only if all other PA3–PA0 pins are low and
the IRQ/VPP pin is high.
A falling edge or a low level on the IRQ/VPP pin latches an external
interrupt request if and only if all of the PA3–PA0 pins are low.
As long as any PA3–PA0 pin is high or the IRQ/VPP pin is low, an
external interrupt request is present, and the CPU continues to
execute the interrupt service routine.
Edge- and level-sensitive triggering allows multiple external interrupt
sources to be wire-ORed to any of the PA3–PA0 pins. As long as any
source is holding a PA3–PA0 pin high, an external interrupt request is
latched, and the CPU continues to execute the interrupt service routine.
When the positive edge-sensitive-only trigger mask option is selected:
A rising edge on any one of the PA3–PA0 pins latches an external
interrupt request if all other PA3–PA0 pins are low and the
IRQ/VPP pin is high.
A falling edge on the IRQ/VPP pin latches an external interrupt
request if and only if all of the PA3–PA0 pins are low.
A subsequent PA3–PA0 pin interrupt request can be latched only
after the voltage level of the previous PA3–PA0 interrupt signal
returns to a logic 0 and then rises again to a logic 1.
A subsequent IRQ/VPP pin interrupt request can be latched only
after the voltage level of the previous IRQ/VPP interrupt signal
returns to a logic 1 and then falls again to a logic 0.
相关PDF资料 |
PDF描述 |
|---|---|
| MCK16Z4MPV16B1 | 16-BIT, MICROCONTROLLER, PQFP144 |
| M35044-001FP | 24 X 12 CHARACTERS CRT CHAR DSPL CTLR, PDSO20 |
| MC68HC05C8MP | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP40 |
| MC68HC05C8FNR2 | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQCC44 |
| MC68HC05D24CFN | 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HSC705C8ACFB | 制造商:Rochester Electronics LLC 功能描述:8 BIT MCU, 304 BYTES RAM - Bulk |
| MC68HSC705C8ACP | 制造商:Rochester Electronics LLC 功能描述: 制造商:Freescale Semiconductor 功能描述: |
| MC68HSC705C8ACS | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HSC705J1ACDW | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HSC705J1ACP | 制造商:Rochester Electronics LLC 功能描述:8 BIT MCU, 64 BYTES RAM - Bulk |
发布紧急采购，3分钟左右您将得到回复。