- 您现在的位置：买卖IC网 > PDF目录80550 > MC9328MX21SVK (FREESCALE SEMICONDUCTOR INC) 32-BIT, 266 MHz, MICROPROCESSOR, PBGA289 PDF资料下载
参数资料
| 型号： | MC9328MX21SVK |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 266 MHz, MICROPROCESSOR, PBGA289 |
| 封装： | 14 X 14 MM, 1.41 MM HEIGHT, 0.65 MM PITCH, LEAD FREE, MAPBGA-289 |
| 文件页数： | 14/88页 |
| 文件大小： | 975K |
| 代理商： | MC9328MX21SVK |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页
Specifications
MC9328MX21S Technical Data, Rev. 1.3
Freescale Semiconductor
21
3.9
LCD Controller
This section includes timing diagrams for the LCD controller. For detailed timing diagrams of the LCD
controller with various display configurations, refer to the LCD controller chapter of the i.MX21S
Reference Manual.
Figure 11. SCLK to LD Timing Diagram
Ref No.
Parameter
Minimum
Maximum
Unit
1
SPI_RDY to SS output low
2T 1
1. T = CSPI system clock period (PERCLK2).
–ns
2SS output low to first SCLK edge
3Tsclk 2
2. Tsclk = Period of SCLK.
–ns
3
Last SCLK edge to SS output high
2Tsclk
–
ns
4SS output high to SPI_RDY low
0
–
ns
5SS output pulse width
Tsclk + WAIT 3
3. WAIT = Number of bit clocks (SCLK) or 32.768 kHz clocks per Sample Period Control
Register.
–ns
6SS input low to first SCLK edge
T
–
ns
7SS input pulse width
T
–
ns
Table 15. LCDC SCLK Timing Parameters
Symbol
Parameter
3.0
± 0.3V
Unit
Minimum
Maximum
T1
SCLK period
23
2000
ns
T2
Pixel data setup time
11
–
ns
T3
Pixel data up time
11
–
ns
The pixel clock is equal to LCDC_CLK / (PCD + 1).
When it is in CSTN, TFT or monochrome mode with bus width = 1, SCLK is equal to the pixel clock.
When it is in monochrome with other bus width settings, SCLK is equal to the pixel clock divided by bus width.
The polarity of SCLK and LD can also be programmed.
Maximum frequency of SCLK is HCLK / 3 for TFT and CSTN, otherwise LD output will be incorrect.
LSCLK
LD[17:0]
T1
T2
T3
Because
of
an
order
from
the
United
States
International
Trade
Commission,
BGA-packaged
product
lines
and
part
numbers
indicated
here
currently
are
not
available
from
Freescale
for
import
or
sale
in
the
United
States
prior
to
September
2010:
i.MX21
Product
Family
相关PDF资料 |
PDF描述 |
|---|---|
| MK3724GLFTR | 73.728 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| MB95F136TSPFV | 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PDSO28 |
| MB95F353EPFT-G-SNE2 | MICROCONTROLLER, PDSO24 |
| MB95F353LWQN-G-SNERE1 | MICROCONTROLLER, PQCC32 |
| MPC8555CPXAQDX | 32-BIT, 1000 MHz, RISC PROCESSOR, PBGA783 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC9328MX21SVKR2 | 功能描述:处理器 - 专门应用 DB I.MX21S RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MC9328MX21SVM | 功能描述:处理器 - 专门应用 DB I.MX21 17X17 PB-FR RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MC9328MX21SVMR2 | 功能描述:处理器 - 专门应用 DB I.MX21 17X17 PB-FR RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MC9328MX21VG | 制造商:Rochester Electronics LLC 功能描述:APPLICATIONS PROCESSOR - Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| MC9328MX21VH | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:i.MX family of microprocessors |
发布紧急采购，3分钟左右您将得到回复。