- 您现在的位置：买卖IC网 > PDF目录11010 > MC9S08RG60FGE (Freescale Semiconductor)IC MCU 60K FLASH 8MHZ 44-LQFP PDF资料下载
参数资料
| 型号： | MC9S08RG60FGE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 96/234页 |
| 文件大小： | 0K |
| 描述： | IC MCU 60K FLASH 8MHZ 44-LQFP |
| 标准包装： | 160 |
| 系列： | S08 |
| 核心处理器： | S08 |
| 芯体尺寸： | 8-位 |
| 速度： | 8MHz |
| 连通性： | SCI，SPI |
| 外围设备： | LVD，POR，PWM，WDT |
| 输入/输出数： | 39 |
| 程序存储器容量： | 60KB（60K x 8） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 2K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 1.8 V ~ 3.6 V |
| 振荡器型： | 内部 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 44-LQFP |
| 包装： | 托盘 |
| 配用： | DEMO9S08RG60E-ND - BOARD DEMO S08RG/RC/RD/RE FAMILY |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页当前第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页
Development Support
MC9S08RC/RD/RE/RG Data Sheet, Rev. 1.11
Freescale Semiconductor
185
BDC serial communications use a custom serial protocol rst introduced on the M68HC12 Family of
microcontrollers. This protocol assumes the host knows the communication clock rate that is determined
by the target BDC clock rate. All communication is initiated and controlled by the host that drives a
high-to-low edge to signal the beginning of each bit time. Commands and data are sent most signicant bit
rst (MSB rst). For a detailed description of the communications protocol, refer to Section 15.2.2,
If a host is attempting to communicate with a target MCU that has an unknown BDC clock rate, a SYNC
command may be sent to the target MCU to request a timed sync response signal from which the host can
determine the correct communication speed.
BKGD is a pseudo-open-drain pin and there is an on-chip pullup so no external pullup resistor is required.
Unlike typical open-drain pins, the external RC time constant on this pin, which is inuenced by external
capacitance, plays almost no role in signal rise time. The custom protocol provides for brief, actively
driven speedup pulses to force rapid rise times on this pin without risking harmful drive level conicts.
Refer to Section 15.2.2, “Communication Details,” for more detail.
When no debugger pod is connected to the 6-pin BDM interface connector, the internal pullup on BKGD
chooses normal operating mode. When a development system is connected, it can pull both BKGD and
RESET low, release RESET to select active background mode rather than normal operating mode, then
release BKGD. It is not necessary to reset the target MCU to communicate with it through the background
debug interface.
15.2.2
Communication Details
The BDC serial interface requires the external controller to generate a falling edge on the BKGD pin to
indicate the start of each bit time. The external controller provides this falling edge whether data is
transmitted or received.
BKGD is a pseudo-open-drain pin that can be driven either by an external controller or by the MCU. Data
is transferred MSB rst at 16 BDC clock cycles per bit (nominal speed). The interface times out if
512 BDC clock cycles occur between falling edges from the host. Any BDC command that was in progress
when this timeout occurs is aborted without affecting the memory or operating mode of the target MCU
system.
The custom serial protocol requires the debug pod to know the target BDC communication clock speed.
The clock switch (CLKSW) control bit in the BDC status and control register allows the user to select the
BDC clock source. The BDC clock source can either be the bus or the alternate BDC clock source.
The BKGD pin can receive a high or low level or transmit a high or low level. The following diagrams
show timing for each of these cases. Interface timing is synchronous to clocks in the target BDC, but
asynchronous to the external host. The internal BDC clock signal is shown for reference in counting cycles.
相关PDF资料 |
PDF描述 |
|---|---|
| MAX267BEWG+ | IC FILTER BANDPASS PROG 24-SOIC |
| MAX265BEWI+ | IC FILTER ACT PROG 28-SOIC |
| MAX280EWE+ | IC FILTER LOWPASS 16-SOIC |
| MAX264BCWI+ | IC FILTER BANDPASS PROG 28-SOIC |
| MC9S08SV8CBM | MCU 8BIT 8K FLASH 32-SDIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC9S08RG60FJ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC9S08RG60FJE | 功能描述:8位微控制器 -MCU 9S08 2K RAM 60K RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| MC9S08RG60PE | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC9S08RX32AFE | 制造商:Freescale Semiconductor 功能描述: |
| MC9S08SC4 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:MC9S08SC4 8-Bit Microcontroller Data Sheet |
发布紧急采购，3分钟左右您将得到回复。