参数资料
型号: MC9S12NE64VTU
厂商: Freescale Semiconductor
文件页数: 270/554页
文件大小: 0K
描述: IC MCU 25MHZ ETHERNET/PHY 80TQFP
应用说明: MC9S12NE64 Integrated Ethernet Controller
Implementing an Ethernet Interface with the MC9S12NE64
Web Server Development with MC9S12NE64 and Open TCP
标准包装: 90
系列: HCS12
核心处理器: HCS12
芯体尺寸: 16-位
速度: 25MHz
连通性: EBI/EMI,以太网,I²C,SCI,SPI
外围设备: POR,PWM,WDT
输入/输出数: 38
程序存储器容量: 64KB(64K x 8)
程序存储器类型: 闪存
RAM 容量: 8K x 8
电压 - 电源 (Vcc/Vdd): 2.375 V ~ 3.465 V
数据转换器: A/D 8x10b
振荡器型: 内部
工作温度: -40°C ~ 105°C
封装/外壳: 80-TQFP 裸露焊盘
包装: 管件
产品目录页面: 731 (CN2011-ZH PDF)
配用: EVB9S12NE64E-ND - BOARD EVAL FOR 9S12NE64
DEMO9S12NE64E-ND - DEMO BOARD FOR 9S12NE64
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页当前第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页第515页第516页第517页第518页第519页第520页第521页第522页第523页第524页第525页第526页第527页第528页第529页第530页第531页第532页第533页第534页第535页第536页第537页第538页第539页第540页第541页第542页第543页第544页第545页第546页第547页第548页第549页第550页第551页第552页第553页第554页
Functional Description
MC9S12NE64 Data Sheet, Rev. 1.1
Freescale Semiconductor
341
not masked (corresponding receive buffer overrun interrupt enable bit is set to 1), the EMAC generates an
overrun interrupt. In the receive buffer overrun event, buffer storage is halted and adjacent storage buffers
are not corrupted.
11.4.4.2
Transmit Ethernet Buffer
Only the destination address (DA), the source address (SA), the type/length eld, and the data eld must
be stored in the transmit Ethernet buffer. The transmitter automatically appends the frame check sequence.
It also automatically appends pad data to extend the data length to 46 bytes if the data length of the frame
written to the transmit buffer is less than the minimum data length. The value of the transmit end-of-frame
pointer must correspond to the last byte in the data eld byte, not including pad data.
11.4.5
Full-Duplex Operation
The IEEE 802.3x standard denes a second mode of operation, called full duplex, that bypasses the
CSMA/CD (carrier sense multiple access/collision detect) protocol. The CSMA/CD protocol is half
duplex, meaning two or more network nodes share a common transmission medium implying that a
network node may either transmit data, or receive data, but never both at the same time. Full-duplex mode
allows exactly two network nodes to simultaneously exchange data over a point-to-point link that provides
independent transmit and receive paths. Because each network node can simultaneously transmit and
receive data, the aggregate throughput of the link is effectively doubled. Because there is no contention for
a shared medium, collisions cannot occur and the CSMA/CD protocol is unnecessary.
11.4.5.1
MAC Flow Control
Full-duplex mode includes an optional ow control mechanism for real-time control and manipulation of
the frame transmission and reception process. This mechanism allows a receiving node that is becoming
congested to request the sending node to stop sending frames for a selected short period of time. This is
performed through the use of a PAUSE frame. If the congestion is relieved before the requested wait has
expired, a second PAUSE frame with a zero time-to-wait value can be sent to request resumption of
transmission.
MAC control frames are identied by the exclusive assigned type value of 0x8808 (hex). They contain
operational codes (opcodes) in the rst two bytes of the data eld. The MAC control opcode eld for a
PAUSE command is 0x0001 (hex). The next two bytes of the data eld are the MAC control parameters
field, which is a 16-bit value that specifies the duration of the PAUSE event in units of 512 bit times. Valid
values are 0x0000 to 0xFFFF (hex). If an additional PAUSE frame arrives before the current PAUSE time
has expired, its parameter replaces the current PAUSE time, so a PAUSE frame with parameter 0 allows
traffic to resume immediately. A 42-byte reserved field (transmitted as all 0s) is required to pad the length
of the PAUSE frame to the minimum Ethernet frame size. The destination address of the PAUSE frame
must be set to the globally assigned multicast address 01-80-C2-00-00-01 (hex) or to the unique DA. This
multicast address has been reserved by the IEEE 802.3 standard for use in MAC control PAUSE frames.
相关PDF资料
PDF描述
MC908GP32CFBR2 IC MCU 32K FLASH 8.2MHZ 44-QFP
1828858-3 KIT,LC LGTCRP+,JACK 50/125 XG
1828858-2 KIT,LC LGTCRP+,JACK 50/125 XG
MC908AZ60AVFUR2 IC MCU 60KB FLASH 8.4MHZ 64-QFP
1828858-1 KIT,LC LGTCRP+,JACK 50/125 XG
相关代理商/技术参数
参数描述
MC9S12NE64VTUE 功能描述:16位微控制器 - MCU MANATEE-EPP RoHS:否 制造商:Texas Instruments 核心:RISC 处理器系列:MSP430FR572x 数据总线宽度:16 bit 最大时钟频率:24 MHz 程序存储器大小:8 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:VQFN-40 安装风格:SMD/SMT
MC9S12P128MQK 功能描述:16位微控制器 - MCU 16 BIT 128K FLASH RoHS:否 制造商:Texas Instruments 核心:RISC 处理器系列:MSP430FR572x 数据总线宽度:16 bit 最大时钟频率:24 MHz 程序存储器大小:8 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:VQFN-40 安装风格:SMD/SMT
MC9S12P32CFT 功能描述:16位微控制器 - MCU 16 BIT 32K FLASH RoHS:否 制造商:Texas Instruments 核心:RISC 处理器系列:MSP430FR572x 数据总线宽度:16 bit 最大时钟频率:24 MHz 程序存储器大小:8 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:VQFN-40 安装风格:SMD/SMT
MC9S12P32MFT 功能描述:16位微控制器 - MCU 16 BIT 32K FLASH RoHS:否 制造商:Texas Instruments 核心:RISC 处理器系列:MSP430FR572x 数据总线宽度:16 bit 最大时钟频率:24 MHz 程序存储器大小:8 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:VQFN-40 安装风格:SMD/SMT
MC9S12P64CFT 功能描述:16位微控制器 - MCU 16 BIT 64K FLASH RoHS:否 制造商:Texas Instruments 核心:RISC 处理器系列:MSP430FR572x 数据总线宽度:16 bit 最大时钟频率:24 MHz 程序存储器大小:8 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:VQFN-40 安装风格:SMD/SMT