- 您现在的位置：买卖IC网 > PDF目录10928 > MCF5206AB33A (Freescale Semiconductor)IC MCU COLDFIRE 33MHZ 160-QFP PDF资料下载
参数资料
| 型号： | MCF5206AB33A |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 116/449页 |
| 文件大小： | 0K |
| 描述： | IC MCU COLDFIRE 33MHZ 160-QFP |
| 标准包装： | 24 |
| 系列： | MCF520x |
| 核心处理器： | Coldfire V2 |
| 芯体尺寸： | 32-位 |
| 速度： | 33MHz |
| 连通性： | I²C，UART/USART |
| 外围设备： | POR，WDT |
| 输入/输出数： | 8 |
| 程序存储器类型： | ROMless |
| RAM 容量： | 512 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 4.75 V ~ 5.25 V |
| 振荡器型： | 外部 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 160-BQFP |
| 包装： | 托盘 |
| 配用： | M5206EC3-ND - KIT EVAL FOR MCF5206E W/ETHERNET |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页当前第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页
Chip Select Module
8-8
MCF5206 USERS MANUAL Rev 1.0
MOTOROLA
or default memory access. Figure 8-5, Figure 8-6, and Figure 8-7 illustrate burst transfers
with various settings of address setup, address hold, and 0 wait states.
8.3.1.3.4 Address Setup and Hold Control. The timing of the assertion and negation of
the general-purpose chip-selects and write-enable signals can be programmed on a chip
select basis. You can program each chip select to assert when the clock transfer start (TS)
is asserted or assert the CLK cycle after transfer start (TS) is asserted. For burst transfers,
you can select if the chip select remains valid while the burst address is incremented. You
can also program the address, attribute, and data (if the transfer is a write) to remain
driven and valid for an additional CLK cycle after the transfer is terminated. Figure 8-2,
Figure 8-3, and Figure 8-4 illustrate three transfers with various settings.
8.3.2 Global Chip Select Operation
CS[0] is the global (boot) chip select and as such, allows address decoding for boot ROM
before system initialization occurs. Its operation differs from the other external chip select
outputs following a system reset. After system reset, CS[0] is asserted for all accesses
except for CPU space accesses (including MOVEC transfers and interrupt acknowledge
cycles), and internal peripheral accesses. This capability allows the boot ROM to be
located at any address in the external address space. CS[0] operates in this manner until
CSMR0 is written.
The port size and automatic acknowledge functions of CS[0] are determined by the logic
level on pins IRQ1, IRQ4, and IRQ7 sampled on the last rising edge of CLK that RSTI is
asserted (see Bus Operations Section 6.11 Reset Operation).
At system reset, CS[0] allows read and write transfers with address setup, read and write
address-hold enabled, and bursting disabled. Writes to CSCR0 does not deactivate the
global chip select function; therefore, the number of wait states, read and write enable,
address setup, read and write address hold enable, and burst-enable may be changed.
The global chip select functionality is disabled on the first write to CSMR0 after reset. You
should set up the appropriate chip select, DRAM, and default memory control registers
before writing to CSMR0. Once CSMR0 has been written, the global chip select
functionality can be reactivated only by reset.
8.3.3 General Chip Select Operation
The MCF5206 uses the address bus (A[28:0]) to specify the location for a data transfer
and the data bus (D[31:0]) to transfer the data. Chip-selects are asserted during bus
transfers where the address, transfer direction and type are not masked for the particular
chip select. Write-enable signals are asserted on write transfers and indicate the valid
byte lanes for the transfer. Write-enable signals are always asserted on the CLK cycle
after the chip select is asserted.
Chip select and write enable signals can be asserted during burst and burst inhibited
transfers. The assertion and negation timing of the chip select signals are controlled by
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| VE-22W-IX-F1 | CONVERTER MOD DC/DC 5.5V 75W |
| VE-22V-IX-F4 | CONVERTER MOD DC/DC 5.8V 75W |
| MC912DT128AVPVE | IC MCU 16BIT 128K FLASH 112-LQFP |
| MPC561MZP56R2 | IC MPU 32BIT 56MHZ 388-PBGA |
| VE-22T-IX-F4 | CONVERTER MOD DC/DC 6.5V 75W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MCF5206CAB16A | 功能描述:IC MCU COLDFIRE 16MHZ 160-QFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:MCF520x 标准包装:1 系列:87C 核心处理器:MCS 51 芯体尺寸:8-位 速度:16MHz 连通性:SIO 外围设备:- 输入/输出数:32 程序存储器容量:8KB（8K x 8） 程序存储器类型:OTP EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4 V ~ 6 V 数据转换器:- 振荡器型:外部 工作温度:0°C ~ 70°C 封装/外壳:44-DIP 包装:管件 其它名称:864285 |
| MCF5206CAB25A | 功能描述:微处理器 - MPU MCF5206 V2CORE 512SRAM RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MCF5206CFT16A | 制造商:Rochester Electronics LLC 功能描述:MCF5206 V2CORE 512SRAM - Bulk |
| MCF5206CFT25A | 制造商:Rochester Electronics LLC 功能描述:MCF5206 V2CORE 512SRAM - Bulk |
| MCF5206E | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:CodeWarrior Development Studio for ColdFire㈢ Architectures |
发布紧急采购，3分钟左右您将得到回复。